靜態RAM的基本構造塊是SRAM存盤單元，通過升高字線的電平觸發存盤單元，再通過位線對所觸發的存盤單元進行讀出或寫入，在靜態CMOS存盤器中，存盤單元陣列將會占去整個存盤器芯片面積的一半以上，在一些大容量的SRAM中，這個比例還要更大一些，因而減小存盤單元出的面積變得尤為重要，一方面我們希望單元面積越小越好；而另一方面隨著存盤單元面積的減小，單元的穩定性又會逐漸變差，那么所謂的存盤器它是靠什么原理來存盤資料的呢？宇芯來解答，
圖1（a）存盤單元偏置在轉折電壓 圖1（b）存盤單元作業在穩態
我們可以在同一坐標系中做出兩個反相器的電壓傳輸特性曲線，如圖1所示，兩條曲線共有三個交點：A、B與C，其中A、B兩點表示電路作業在穩態，而C點則意味著電路處于亞穩態（C點代表反相器電壓傳輸特性曲線上的轉折電壓），假設此時電路偏置在C點，若噪聲使得Vin的電位值有一個很小的變化δ，由于在轉折電壓附近反相器的電壓增益大于1，這個變化值經過兩個反相器的不斷放大，會導致電路逐漸偏離C點而最終穩定在A點（或B點），當電路處在A點（或B點）所對應的穩態時，由于電壓增益小于1，即使有很大的電位偏移，這種偏移也會逐漸減小而消失，其變化程序如圖1(b)所示，由上面的分析我們可以看出，交叉耦合的反相器構成了一個雙穩態的電路，兩個穩定狀態正好與邏輯“1”、邏輯“0”相對應，因此這種電路結構被用作資料存盤電路，它完全可以實作對數字信號的存盤與非破壞性讀出，
轉載請註明出處，本文鏈接：https://www.uj5u.com/caozuo/1786.html
標籤：嵌入式
上一篇：痞子衡嵌入式：降低重繪率是定位LCD花屏顯示問題的第一大法(i.MXRT1170, 1280x480 LVDS)