嵌入式工程識圖
框圖
框圖框圖，顧名思義，就是用一個一個的方框以及線條來表示電路、程式、工藝流程等內在聯系，
對于硬體系統來說，一個框圖就是一個簡單的硬體系統模塊，
如上圖的OLED模塊、FM介面模塊、CH340介面模塊等，
原理圖
電路圖其實分為兩種：電路原理圖和印制電路圖（PCB），
電路原理圖，簡稱原理圖，用電路元件符號來表示電路連接，
電路元器件的每個引腳都有一個網格標簽（net label），如RXD、TXD等，表示引腳的含義，而且同標簽名的信號代表要實際鏈接，
低電平有效表示方法：一種是字符上帶畫線、一個是字符后面加#、一個是前面加n、一種是再字符前面加/，
等等，還存在這很多的細節，
印刷線路圖
印刷電路圖，就是咱們常說的PCB，很多電子產品里那個綠油油的硬質板子（也有可能是別的顏色），是電子元器件的支撐體，也是電子元器件電氣連接的提供者，
印刷電路板的設計都是以電路板為基礎的，其中要考慮版圖設計、考慮外部連接的布局（各種介面），內部電子元件的優化布局，還要考慮電磁保護、熱損耗等種種因素，如果展開說三天三夜也說不完，
時序圖
時序圖（sequence diagram）,是一種以時間為橫軸，在縱軸上表示出信號為0或1的關系，通俗易懂的表示出電路動作狀況的圖示，
- 時序圖從上到下看、從左到右看，
- 時序圖最左邊一般是某一根引腳的標識，表示此行圖線體現該引腳的變化，如RS、R/W、E、DB0~DB7四類引腳的時序變化，
- 有線交叉狀的部分，表示電平在變化，
- 兩條平行線分別對應高低電平，
- 密封的菱形部分（注意一定注意要密封），表示資料有效，Valid Data這個詞也顯示了這點，
時序圖中常見符號：
示例：
MCLK是總線時鐘信號、CS為片選信號（不會加上劃線，下同）、WR為寫操作信號、ALE為地址鎖存允許信號、AD表示地址線與資料線合用，
在片選信號CS低電平有效時，總線地址通過復用的資料線地址線AD[15:0]和高位地址AD[31:16]輸出有效地址，再ALE的下降沿，將地址鎖存在外接的鎖存器，一直在總線操作期間保持不變，
轉載請註明出處，本文鏈接：https://www.uj5u.com/caozuo/415193.html
標籤：其他