本專案實作的是一個32位單核RISC-V處理器(tinyriscv),采用verilog語言撰寫,只求以最簡單、最通俗易懂的方式實作RISC-V指令的功能,tinyriscv處理器有以下特點:
1.支持RV32IM指令集,通過RISC-V指令兼容性測驗;
2.采用三級流水線,即取指,譯碼,執行;
3.可以運行C語言程式;
4.支持JTAG,可以通過openocd讀寫記憶體(在線更新程式);
5.支持中斷;
6.支持總線;
7.支持FreeRTOS;
詳細內容和原始碼見 碼云:https://gitee.com/liangkangnan/tinyriscv
總體框架:

轉載請註明出處,本文鏈接:https://www.uj5u.com/houduan/140482.html
標籤:Verilog
