Ncverilog 仿真quartus generate IP的要點
最近利用quartus II 生成plll 的IP，利用nclaunch 仿真的時候老是報錯， 提示unresolved in worklib. 苦思良久不得要領，后仔細看了quartus 的 userbook and nclaunch 的help doc,才一步步搞清楚，先分享出來，減少入坑，
（1） quartus 生成IP后，root dir有cadence檔案下，利用提供的腳本生成cadnece 的lib檔案；
（2） 在setup the design environment 時,要完全建立對應的路徑cds.lib,我就是沒有完全對應好路徑，才無法調到cadence的庫，導致仿真一直過不了，尷尬，切記切記要仔細路徑，
（3） Quartus 生成IP后，如何呼叫仿真網表.vo可以看ip例化的方式，不同版本可能略有不同，注意下就可以
總結下，還是要了解verilog 的設計各個環節，打好基礎，才能運用自如，
轉載請註明出處，本文鏈接：https://www.uj5u.com/houduan/171918.html
標籤：Verilog
上一篇：《自拍教程45》Python adb實時監控Logcat日志
下一篇：第 14 章 垃圾回收概述