1、創建工程后點擊IP Catalog
2、在搜索欄搜索ROM，并選擇Block Memory Generator
3、在彈出來的界面中選擇單口ROM
4、然后修改位寬和深度（這里根據我的需求設定為8位寬，4096深度）；并把使能埠取消；勾上Core Output Register，使資料延遲一個時鐘周期輸出；由于有primitives Output Register的原因總的會延遲兩拍輸出，，
5、然后打開小梅哥的Mif精靈，選擇Xilinx、位寬為8為，深度為4096、最大值為256然后點擊OK后在軟體所在的檔案夾生成coe檔案，
6、將coe檔案放在找得到的地方，并來到Other Options，勾上Load Init File,點擊Browse找到coe檔案，第4步為將未用到的存盤單元填充一個指定的數字，這里填充的數字為0，
7、修改名字后點擊OK生成該ROM核
8、展開IP核，點擊verilog檔案，可以看到埠模塊，（如果生成的是HDL檔案，這里建議去仿真檔案夾里面展開，展開的是verilog檔案）
9、撰寫tb檔案，例化IP核，進行仿真，
10、仿真結果
轉載請註明出處，本文鏈接：https://www.uj5u.com/houduan/542579.html
標籤：其他
上一篇：springboot~openfeign開啟熔斷之后MDC為null的解決
下一篇：SpringMVC學習筆記 - 第二章 - SSM整合案例 - 技術整合、統一結果封裝、統一例外處理、前后聯調、攔截器