-
Nanowire與nanosheet爭議仍然存在，業界還沒確定誰更適合作下一代主流邏輯器件，
-
對任何新器件，第一代都是用來學習試驗的，后面再迭代升級，
-
FinFET不能繼續縮微的原因：fin之間要填柵和功函式堆疊層，fin之間15-20nm的距離是必要的，“So, you have this cliff.”
-
工藝(Foundry)會限制納米片寬度的設計，因為不同尺寸需要不同的PDK，但開發模型費時又費勁，
nanosheet可以做的很薄，但寬度的靈活性卻有現實的trade-off， -
工藝角(process corner)
-
工藝波動對工藝角的影響
兩種性能方案：A：低均值，小方差；B：高均值，大方差，GAA設計可能更傾向于前者，相對而言工藝角比均值更重要，
-
Nanowire增強了柵控，但驅動電流退化，
所以增強電流的技術在先進節點依然是必要的， -
SRAM要求的典型nanosheet厚度5nm，寬度20-30nm，很難再寬，
-
GAA的另一個大問題：寄生引數，
由幾何形狀造成，也許可以在幾何上做優化， -
Nanosheet層數
PPAC性能要求限制，性能、成本都與之高度掛鉤，５層應該沒法作業，源漏電阻太大，
源漏電阻隨層數增大是輕摻原因？
同一塊wafer應該保持相同層數,高性能設備-4層, 移動設備-3層， -
GAA的產業壽命可能和FinFET差不多，用個十年左右可能又會有新結構，
GAA之后現在能看到的新結構有CFET和二維， -
Synopsys邏輯技術路線圖
-
再縮微可能互連線的瓶頸更突出，
更下一代技術可能確實不是器件結構的更新，而是互連的變革，光互連現在呼聲最高，
原文
https://semiengineering.com/what-designers-need-to-know-about-gaa/
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/552244.html
標籤：其他
下一篇：返回列表