Vivado 設計套件版本的支持性第三方工具

本文列出了能夠與 Vivado 設計套件聯用的支持性第三方仿真器，

這些也在隨該軟體一起發布的“Vivado 設計套件用戶指南：版本說明、安裝與許可” (UG973) 中列出，

請參閱 "架構支持與需求" > "兼容的第三方工具"，

大致的版本資訊也可以通過下方推算出來，

Vivado Design Suite 2019.2

Mentor Graphics ModelSim SE/DE/PE (2019.2)

Mentor Graphics Questa 高級仿真器 2019.2

Cadence Incisive 企業仿真器 (IES) (15.20.073)

Cadence Xcelium 并行模擬器（19.03.005）

Synopsys VCS 與 VCS MX (O-2018.09-SP2-1)

Aldec Active-HDL (10.5a)

Aldec Riviera-PRO (2019.04)

Vivado Design Suite 2019.1

Mentor Graphics ModelSim SE/DE/PE (10.7c)

Mentor Graphics Questa 高級仿真器 (10.7c)

Cadence Incisive 企業仿真器 (IES) (15.20.065)

Cadence Xcelium 并行模擬器（18.09.005）

Synopsys VCS 與 VCS MX (O-2018.09) Aldec Active-HDL (10.5a)

Aldec Riviera-PRO (2018.10)

Vivado Design Suite 2018.3

Mentor Graphics ModelSim SE/DE/PE (10.6c)

Mentor Graphics Questa 高級仿真器 (10.6c)

Cadence Incisive 企業仿真器 (IES) (15.20.053)

Cadence Xcelium 并行模擬器（18.03.005）

Synopsys VCS 與 VCS MX (N-2017.12-SP2)

Aldec Active-HDL (10.5) Aldec Riviera-PRO (2018.02)

Vivado Design Suite 2018.2

Mentor Graphics ModelSim SE/DE/PE (10.6c)

Mentor Graphics Questa 高級仿真器 (10.6c)

Cadence Incisive 企業仿真器 (IES) (15.20.042)

Cadence Xcelium 并行模擬器（17.10.005）

Synopsys VCS 與 VCS MX (N-2017.12)

Aldec Active-HDL (10.4a)

Aldec Riviera-PRO (2017.10)

Vivado Design Suite 2018.1

Mentor Graphics ModelSim SE/DE/PE (10.6c) Mentor Graphics Questa 高級仿真器 (10.6c) Cadence Incisive 企業仿真器 (IES) (15.20.042) Cadence Xcelium 并行模擬器（17.10.005） Synopsys VCS 與 VCS MX (N-2017.12) Aldec Active-HDL (10.4a) Aldec Riviera-PRO (2017.10)

Vivado Design Suite 2017.4

Mentor Graphics ModelSim SE/DE/PE (10.6b) Mentor Graphics Questa 高級仿真器 (10.6b) Cadence Incisive 企業仿真器 (IES) (15.20.028) Synopsys VCS 和 VCS MX (M-2017.03-SP1) Aldec Active-HDL (10.4a) Aldec Riviera-PRO (2017.02)

Vivado Design Suite 2017.3

Mentor Graphics ModelSim SE/DE/PE (10.6b) Mentor Graphics Questa 高級仿真器 (10.6b) Cadence Incisive 企業仿真器 (IES) (15.20.028) Synopsys VCS 和 VCS MX (M-2017.03-SP1) Aldec Active-HDL (10.4a) Aldec Riviera-PRO (2017.02)

Vivado Design Suite 2017.2

Mentor Graphics ModelSim SE/DE/PE (10.5c) Mentor Graphics Questa 高級仿真器 (10.5c) Cadence Incisive 企業仿真器 (IES) (15.20.014) Synopsys VCS 與 VCS MX (L-2016.06-SP1) Aldec Active-HDL (10.4) Aldec Riviera-PRO (2016.10)

Vivado Design Suite 2017.1

Mentor Graphics ModelSim SE/DE/PE (10.5c) Mentor Graphics Questa 高級仿真器 (10.5c) Cadence Incisive 企業仿真器 (IES) (15.20.014) Synopsys VCS 與 VCS MX (L-2016.06-SP1) Aldec Active-HDL (10.4) Aldec Riviera-PRO (2016.10)

Vivado Design Suite 2016.4

Mentor Graphics ModelSim SE/DE/PE (10.5c) Mentor Graphics Questa 高級仿真器 (10.5c) Cadence Incisive 企業仿真器 (IES) (15.20.005) Synopsys VCS 與 VCS MX (L-2016.06) Aldec Active-HDL (10.3) Aldec Riviera-PRO (2016.06)

Vivado Design Suite 2016.3

Mentor Graphics ModelSim SE/DE/PE (10.5c) Mentor Graphics Questa 高級仿真器 (10.5c) Cadence Incisive 企業仿真器 (IES) (15.20.005) Synopsys VCS 與 VCS MX (L-2016.06) Aldec Active-HDL (10.3) Aldec Riviera-PRO (2016.06)

Vivado Design Suite 2016.2, 2016.1

Mentor Graphics ModelSim SE/DE/PE (10.4d) Mentor Graphics Questa 高級仿真器 (10.4d) Cadence Incisive 企業仿真器 (IES) (15.10.013) Synopsys VCS 與 VCS MX (K-2015.09) Aldec Active-HDL (10.3) Aldec Riviera-PRO (2015.10)

Vivado Design Suite 2015.4, 2015.3

Mentor Graphics ModelSim SE/DE/PE (10.4b) Mentor Graphics Questa 高級仿真器 (10.4b) Cadence Incisive 企業仿真器 (IES) (14.20.006) Synopsys VCS 與 VCS MX (J-2014.12-SP2) Aldec Active-HDL (10.2 SP2) Aldec Riviera-PRO (2015.06)

Vivado Design Suite 2015.2, 2015.1

Mentor Graphics ModelSim SE/DE/PE (10.3d) Mentor Graphics Questa 高級仿真器 (10.3d) Cadence Incisive 企業仿真器 (IES) (14.10.011) Synopsys VCS 與 VCS MX (I-2014.03-SP1) Aldec Active-HDL (10.1 SP1) Aldec Riviera-PRO (2015.02)

Vivado Design Suite 2014.4

Mentor Graphics ModelSim SE/DE/PE (10.3b) Mentor Graphics Questa 高級仿真器 (10.3b) Cadence Incisive 企業仿真器 (IES) (13.20.005) Synopsys VCS 與 VCS MX (I-2014.03) Aldec Active-HDL (9.3 SP1) Aldec Riviera-PRO (2014.02)

Vivado Design Suite 2014.3

Mentor Graphics ModelSim SE/DE/PE (10.3b) Mentor Graphics Questa 高級仿真器 (10.3b) Cadence Incisive 企業仿真器 (IES) (13.20.005) Synopsys VCS 與 VCS MX (I-2014.03) Aldec Active-HDL (9.2 SP1) Aldec Riviera-PRO (2014.02)

Vivado Design Suite 2014.2, 2014.1

Mentor Graphics ModelSim SE/DE/PE (10.2a) Mentor Graphics Questa 高級仿真器 (10.2a) Cadence Incisive 企業仿真器 (IES) (12.2-016) Synopsys VCS 與 VCS MX (H-2013.06-SP1) Aldec Active-HDL (9.3 SP1) Aldec Riviera-PRO (2014.02)

Vivado Design Suite 2013.4

Mentor Graphics ModelSim SE/DE/PE (10.2a) Mentor Graphics Questa 高級仿真器 (10.2a) Cadence Incisive 企業仿真器 (IES) (12.2-016) Synopsys VCS 與 VCS MX (H-2013.06) Aldec Active-HDL (9.2 SP1) Aldec Riviera-PRO (2013.06)

Vivado Design Suite 2013.3

Mentor Graphics ModelSim SE/DE/PE (10.2a) Mentor Graphics Questa 高級仿真器 (10.2a) Cadence Incisive 企業仿真器 (IES) (12.2-016) Synopsys VCS 與 VCS MX (H-2013.06-3) Aldec Active-HDL (9.2) Aldec Riviera-PRO (2013.02)

Vivado Design Suite 2013.1, 2013.2

Mentor Graphics ModelSim SE/DE/PE (10.1b) Mentor Graphics Questa 高級仿真器 (10.1b) Cadence Incisive 企業仿真器 (IES) (12.2) Synopsys VCS 與 VCS MX (G-2012.09) Aldec Active-HDL (9.2) Aldec Riviera-PRO (2012.10)

ＮＯＷ現在行動！

學習Xilinx FPGA最好的資料其實就是官方手冊，下表總結了部分手冊的主要介紹內容，關注我，持續更新中......

推薦閱讀

【Vivado那些事】如何查找官網例程及如何使用官網例程

【Vivado使用誤區與進階】總結篇

【Vivado那些事】Vivado中常用的快捷鍵（二）其他常用快捷鍵

SystemVerilog數字系統設計_夏宇聞 PDF

圖書推薦|ARM Cortex-M0 全可編程SoC原理及實作

簡談：如何學習FPGA

Github 上有哪些優秀的 VHDL/Verilog/FPGA 專案

AD936x+ZYNQ搭建收音機（一）

AD936x+ZYNQ搭建OpenWIFI

無招勝有招-Vivado非工程模式下的詳細設計

面試中經常會遇到的FPGA基本概念，你會幾個？

推薦一些可以獲取免費的國外的原版書籍（電子版）網站

FPGA 的重構

國產CPU概括

從電子游戲歷史看IC發展的助推劑

80年代電子游戲及電腦游戲的發展歷史

PCIe總線的基礎知識

萬字長文帶你回顧電子游戲的七十多年歷史（完整版）

FPGA中異步復位，同步釋放的理解

OpenFPGA系列文章總結

用Verilog設計一個16 位 RISC 處理器

介紹一些新手入門FPGA的優秀網站（新增）

Verilog數字系統基礎設計-CR

Verilog數字系統基礎設計-奇偶校驗

建立和保持時間及時序簡單理解

（Xilinx）FPGA中LVDS差分高速傳輸的實作

Xilinx Multiboot實體演示

高速串行通信常用的編碼方式-8b/10b編碼/解碼
Verilog計時（微秒、毫秒和秒）脈沖的產生及同步整形電路

圖書推薦|一本影像/視頻處理的強大工具書

Verilog HDL-同步技術

再說System Verilog 與 Verilog 的關系

數模混合信號建模語言Verilog-AMS

Intel/Altera 系列FPGA簡介

一塊帶給無數人年少歡樂的CPU，別說你沒用過它

Verilog在撰寫第一行代碼之前

【例說】Verilog HDL 編譯器指令，你見過幾個？

穿越時空的愛戀-Z80 CPU的前世今生

【Vivado】那些事兒-匯總篇

古老CPU啟示錄-晶體管之路

【Vivado那些事兒】約束的順序

童年修復系列-SNES芯片組介紹及FPGA實作

優秀的 Verilog/FPGA開源專案介紹（二）-RISC-V

串行總線技術（一）-串行總線結構（以PCIe為例）