1.dw1000最小系統
2、器件選擇建議：
射頻前端
?射頻前端需要將差分信號轉換成單端射頻信號，一般使用HHM1595A1(俗稱巴倫)，
頻率參考
?晶振一般選擇38.4MHZ的TCXO，但是要注意加上LDO(TPS73601DBVR)
PLL環路濾波器
?dw1000內部有兩個鎖相環電路，可生成基帶處理時鐘和RF本地震蕩信號，每個PLL都需要外部環路濾波！
3.3V電源
?dw1000有8個電源引腳，其中6個提供3.3V標稱電壓，其中2個可選擇提供1.8V的較低電壓，
每個3.3V電源至少需要一個去耦電容，VDDPA每個引腳需要三個去耦電容，
1.8V電源
?兩個電源引腳可以提供1.8V的較低電壓，這需要使用外部DCDC轉換器（LXDC2HL_18A），DCDC轉換器還需要額外的大容量電容，以及1.8VDW1000電源引腳的去耦電容，
限流電阻
?VREF引腳一般接%1的電阻
3.PCB設計
??4層板建議的射頻走線寬度如上所示，
??射頻走線盡可能短
??射頻走線的旁邊的地線最好能通過過孔打穿，接到底層或者中間層的地平面上
??過孔與射頻信號線的距離不能太近，否則會嚴重影響射頻信號質量
??射頻走線下方要注意不要有其他走線，
??去耦電容必須靠近電源引腳放置，并且回傳電流路徑盡可能短，
??射頻走線周圍禁止鋪銅，
??建議的器件布局示例
??PCB周圍接地過孔
??溫控晶體振蕩器（TCX0）可用作DW1000的頻率參考，為了最大化參考信號的頻譜純度，TCX0電源引腳和DW1000VDDBATT|腳必須與噪聲隔離，因此，建議使用LD0穩壓器為TCX0和VDDBATT電源引腳供電，
供電部分和去耦電容
??DW1000有8個電源引腳，每個引腳都需要去耦電容，應盡可能靠近引腳放置，雖然片上LDO可以提供1.8V電壓，但標準3.3V電源電壓是必需的，外部DCDC轉換器可以提供1.8V電壓，以實作更高的功效，
??在PCB布局中，3.3V電源可以使用過孔或者走線連接到DW1000，同時應該使用較窄的走線連接到去耦電容和引腳，47uF的大容量電容應靠近VDDPA引腳放置，將小容量電容放在最近的位置，1.8VDCDC轉換器可為DW1000提供本地3.3V電源，
??此外還需要外部電容來解耦DW1000的內部LDO穩壓器輸出，如下圖所示，VDDDIG和VDDDREG是同一內部LDO穩壓器的輸出，它們應在PCB上連接在一起，以最大限度地減小去耦電容和內部電路之間的阻抗，
需要UWB相關軟體原始碼，硬體PCB等資料的，可以加我QQ拉你進群，群檔案免費獲取，
如遇到排版錯亂的問題，可以通過以下鏈接訪問我的CSDN，
歡迎歡迎關注我的公眾號：嵌入式與Linux那些事，領取秋招筆試面試大禮包（華為小米等大廠面經，嵌入式知識點總結，筆試題目，簡歷模版等）和2000G學習資料，公眾號主要分享Linux驅動開發，資料結構與演算法，計算機基礎,C/C++等相關知識，有任何問題均可以加我微信，歡迎騷擾！，
轉載請註明出處，本文鏈接：https://www.uj5u.com/caozuo/236311.html
標籤：嵌入式
上一篇：超詳細分析Bootloader到內核的啟動流程（萬字長文）
下一篇：游戲機電池供電的SRAM解決方案