ASIC仿真最后一道流程后仿，即時序仿真。
后仿流程與前仿真最大區別在于引入了時序概念和時序檢查，常規正的時序沒這里不多做介紹，重點介紹一下負延時。
由于工藝不斷更新，部分工藝甚至能夠實作負延時（起初我也是很不理解），這個負延時其實也是個相對的概念。當器件的驅動能力很差而負載很小的時候，可能導致負載電壓先達到閾值，這在器件的庫里表現為IOPATH DELAY是負數。
仿真程序中這種負數是很難解決的，仿真器無法實作信號的負延時，仿真器的解決辦法一般是在這個庫的前后去借一些延遲，將這個負值抵消掉。如果前后都借不到延時，則會忽視這個負延時，標為0延時，同時反標LOG會給出警告。
目前主流的仿真器VCS有明確的說明，當我們打開負延時功能時（negdelay），我們需要確保IOPATH_DELAY+DEVICE DELAY是正數，或者INTERCONNECT_DELAY+DEVICE_delay是正數，否則會忽略掉這個負延時。
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/10203.html
標籤：其他開發語言
上一篇：求助：selenium中ActionChains的perform()報錯問題
下一篇：mitmproxy安裝問題