對DDR3來說,DQS與DQ的關系具體是怎樣的?寫是中間對齊,讀是邊沿對齊。這只是在說從波形上區分讀寫的方法嗎?
無論讀寫,都是在DQS和DQS#的交差點采樣資料的嗎?如果是的話,寫的時候,DQS和DQ一起從CPU發送至DDR,但是作為同步信號,為什么DQS和DQ存在一定的延遲?真的存在CPU內部的制御,為了保證足夠的建立時間,會提前1/4周期發送DQ,促使DQS與DQS#的交差點和DQ的中間穩定電平對齊,從而使得在DQS與DQS#的交差點采樣到穩定的DQ電平嗎?但是當DDR側發送資料至CPU的時候,DQS與DQS#的交差點和DQ的邊沿對齊,那如果是在DQS和DQS#的交差點采樣資料的話,CPU怎么能讀取到穩定正確的資料吶?看時序的話,感覺采樣到的都是中間電平啊?請大神指導一下啊
uj5u.com熱心網友回復:
DDR顆粒內部:1. 寫是靠DQS去采樣DQ的,所以DQS的邊沿在DQ中間是最好的時序。
2. 讀的DQS是提供給DDR PHY來采樣DQ的,通常DDR PHY會delay一定tap的DQS,然后再用來采樣DQ
轉載請註明出處,本文鏈接:https://www.uj5u.com/qita/120930.html
標籤:硬件使用
上一篇:單片機
下一篇:求助大神
