本人用的fpga搭建nios,系統時鐘144M,發送和接收快取控制元件都設為8K,但是用tcp除錯助手顯示最大速率只有四五十KB,請問各位做過的,還有什么需要注意的地方嗎,先謝謝各位了
uj5u.com熱心網友回復:
樓主是用什么硬體介面與W5500連接的,USART、SPI、FSMC,有沒有用DMA,這些都是可以從硬體層面上得出一個理論的速率瓶頸轉載請註明出處,本文鏈接:https://www.uj5u.com/qita/148616.html
標籤:硬件設計
上一篇:在Fritzing中創建了DS18B20元件,但是引腳連不上線
下一篇:TIA 14 SP1
