下面的代碼在系統時鐘sys_CLK上升沿觸發的always塊中,使用了非阻塞賦值將B的值付給A:
always @(posedge sys_CLK)
A<=B;
如果在系統時鐘sys_CLK相鄰的兩次上升沿之間,B的值從0變成了1,即上一次上升沿時刻B還是0,而下一次上升沿之前,B已經變成了1。
那么在“下一次上升沿”時刻,A的值是0還是1?請解釋原因,別簡單的回復0或1。謝謝指教!
轉載請註明出處,本文鏈接:https://www.uj5u.com/qita/16287.html
標籤:硬件設計
