一、功率MOSFET應用中，功率損耗將導致熱產生，主要由通態損耗、開關損耗組成，.這也是工程師在應用中主要針對優化的地方，本文中 賽力康 工程師/加Scilicon001將根據損耗的所有組成，探討降低每一種功耗的可行性方案。
功率損耗的降低，可以從硬體、軟體兩個層面著手。本文先聊聊硬體層面的降損耗方案。首先 賽力康 工程師/加Scilicon001總結以下組成損耗的8個部分（詳細內容會整理文章另行討論-功率MOSFET的損耗）∶
1、導通功率損耗;
2、截止功率損耗;
3、開啟程序功率損耗;
4、關斷程序功率損耗;
5、驅動功率損耗;
6、Coss電容泄放損耗;
7、寄生二極管正向導通焊耗∶SC
8、寄生二極管反向恢復毛私
二、賽力康工程師對以下可行性方案探討
本節 賽力康 工程師/加Scilicon001 將針對前文提到的8個損耗組成部分，逐一探討硬體層面降低損耗的可行性。
1、導通功率損耗
導通功率損耗主要來源于功率電流在通態電阻Rds（（on）上產生的熱。先回顧計算公式∶Pon=IDSrms2*Rds(on)*K*Don
從公式來看，漏極電流IDS和溫度系數K不變的前提下，降低通態損耗的方式/只有降低通態電阻Rds（on）和減小占空比。
電機控制中，占空比改變影響轉矩輸出，這涉及控制性能，需要綜合考量，這里關注通態電阻的減小。
功率MOSFET的損耗文章會提到，通態電阻Rds（on）受溫度和載流子濃度影響。那么可以從兩方面來降低通態電阻∶
A、優化器件本身的設計及工藝;
B、優化外部散熱。
相比于VDMOS，Trench MOSFET擁有更低的導通電阻、更大的導通電流和更快的開關速度，在中低壓領域應用更為廣泛。
導通電阻與芯片面積成反比，但增加芯片面積降低導阻，成本的提升往往是商業類產品不能允許的;而引入少數載流子導電，可以降低導通壓降，但開關速度將受影響且出現拖尾電流、開關損耗增加。
所以針對Rds（on）的優化，對硬體應用工程師來說， 賽力康 工程師/加Scilicon001 建議一般從如下兩個方面優化∶在設計選型階段，綜合考量的情況下，盡量選擇小的Rds（on）的MOSFET;注重散熱器的設計，完全導通狀態下，Rds（on）為正溫度系數（原因后續會整理系列文章∶功率MOSFET損耗篇之五宗罪）
2、截止功率損耗
截止損耗來源于漏電流IDSS造成的損耗，先了解漏電流如何產生。根據PN結的伏安特性曲線，當加反向電壓時，在第三象限，有一段不隨電壓變化的電流段（溫度不變的情況下），該段即為PN結的反向飽和電流。根據前文MOSFET結構，漏源之間是兩個PN結，那么就不可避免出現反向飽和電流的情況，也就產生所說的漏電流。
從上文PN結的伏安特性曲線可知，在一定范圍內，飽和漏電流的大小與電壓無關，與溫度相關。所以針對截止功率損耗，可以在MOS選型階段，關注反向飽和漏電流這一指標。另一方面，溫度對其影響較大，所以保證系統在停機截止狀態時，熱量能夠散出，就幾乎能夠忽略該損耗了。
3、開啟程序功率損耗
開啟程序損耗是由于MOSFET開啟程序中逐漸下降的漏源電壓VDS與逐漸上升的漏源電流IDS交叉重疊部分造成的能量損耗。
從波形來尋找降低損耗的方法，即減小交匯處的面積Poff-on!
應用中可以通過如下方式優化∶
1）調節開通速度
提到開通損耗降低，開啟速度往往會成為大家首先調節的物件。降低門極驅動電阻，減小門極電容是最直接有效的方式。另一方面，保證驅動電壓在額定范圍內，越高開通速度越快。
需要注意的是過快的開通，會導致電流的快速上升，由于雜散電感的存在，會產生較高的電壓尖峰，從而損壞器件，所以需要綜合考量開通速度。
2）軟開啟電路
軟開啟電路主要是錯開電壓和電流峰值交匯，讓電流升高到較高值之前，電壓值已經/快要降低到0V了，通過適配電路，實作ZVS a（零電壓開通）、ZCS（零電流開通）
針對開通階段的ZVS與ZCS，需要關注以下問題∶零電流開通∶
零電流開通主要是利用DCM模式下，電感電流不能突變，從而實作MOS開通時漏極電感電流為零。但是零電流開通不能消除漏極電荷損耗。在CCM模式下，零電流開通必須要通過輔助開關來實作（至少兩個開關協同作業）。零電壓開通∶
零電壓開通主要通過輔助電路將Cds+Cgd上的電荷實作轉移走，從而消除開通損耗和"漏極電荷損耗。
LLC諧振∶
LLC諧振軟開關是傳統軟開關的最佳實踐，通過幾個開關之間的協作，以及增加輔助電感和電容，達到MOS的零電壓開關，從而基本消除了了開關損耗和漏極電荷損耗。但是不可避免的，為實作零電壓關斷需要在漏源之間并聯很大的電容來吸收關斷電流，從而在/大電流應用中導致巨大的能量在輔助電感和輔助電容組成的網路中震蕩。由于電源滿載與/輕載時漏極存盤的電荷量不同，所以為了滿足固定的諧振頻率，PWM控生器必須變頻作業。
4、關斷程序功率損耗
關斷程序損耗是由于MOSFET關斷程序中逐漸下降的漏源電流IDS與逐漸上升的漏源電壓VDS 交叉重疊部分造成的能量損耗。
賽力康 工程師/加Scilicon001 認為同開啟程序優化方式一樣，從波形來尋找降低關斷損耗的方法，也是減小交匯處的面積PoN oFF!且波形類似，所以優化方式也相同，即∶
1）調節關斷速度
2）軟關斷電路
關斷速度的調節同開通速度的調節一樣，主要從門極的驅動引數和驅動電源等方面優化。而針對關斷階段的ZVS與ZCS， 賽力康 工程師/加Scilicon001提醒需要關注以下問題∶
零電壓關斷
零電壓關斷主要是利用電容電壓不能突變的特性，將MOS管上的電流轉移到Cds中去，從而保證MOS電流為零時Vds仍然保持一個比較低的值，降低關斷損耗。但是這帶來一個問題，在大電流情況下為鉗位Vds必須保證Cds足夠大，而過大的Cds實際上是將關斷損耗轉移。到漏極電荷損耗中。
零電流關斷∶
通常MOS的零電流關斷不容易很直觀的實作，除非事先將MOS上的電流轉移到其他的地方（通常需要輔助開關協同實作）。事實上，零電壓關斷最終也會達成零電流關斷（相當于MOS上的電流被轉移到Cds中了）
如果使用了輔助開關，則需要注意MOSFET的誤導通問題。
5、驅動功率損耗
如右圖所示，為常見的驅動回路電路。驅動損耗，指柵極接受驅動電源進行驅動造成的損耗。
驅動方式不一致，驅動效率則會存在差/異，同樣的驅動輸出功率條件下，造成的損耗。也會不同。如下的計算公式則得出了同一器件應用時，驅動功率損耗的最大值∶
PGS= VGS*Qg*fs
根據公式尋找降低其損耗方式，需要在設計階段，關注三個變數∶
1）器件的Qg值;
2）驅動電壓設定;
3）作業頻率。
賽力康 工程師/加Scilicon001 提醒需要注意，不能為降低損耗，選擇較小的引數，否則會對系統其他性能產生影響。比如驅動電壓VGS這一引數，數值偏小，只要高于閾值電壓，器件仍能導通，但是卻可能使器件作業于半導通狀態，此時通態損耗會很大，影響系統性能。若選型'時，選擇Qg較小的器件，則會導致器件更容易達到開啟條件，誤導通風險增加。
一般來說驅動損耗不會太大，設計時不用刻意減小它而影響其他性能，如果一定需要優化，最好/的思路是提升驅動效率。因為圖騰柱驅動、光耦隔離驅動、變壓器隔離驅動效率是不同的，因而驅動損耗（即驅動電路發熱）是不同的。不同的驅動IC、不同的設計水平是不同的，也會針對該損耗有優化的可能。
6、Coss電容泄放損耗
指輸出電容Coss在MOSFET截止期間存盤的電場能，在MOSFET導通期間，在漏源極上的泄放損耗。
實際程序中，由于Coss影響，大部分電流從MOSFET中流過，流過Coss的非常小，甚至可以忽略不計，因此Coss的充電速度非常慢，電流VDS上升的速率也非常慢。即∶
因為Coss的存在，在關斷的程序中，由于電容電壓不能突變，因此VDS的電壓一直維持在較低的電壓，功率損耗很小。
因為Coss的存在，在開啟的程序中，電容電壓不能突變，因此VDS的電壓一直維持在較高的電壓，實際的功率損耗很大。
Coss泄放損耗計算公式為∶
PDS=1/2*VDS2Coss*fs
Coss放電產生的損耗主要在開通階段，和容值、頻率成正比，和電壓的平方成正比。在功率MOSFET的資料表中，Coss對應產生的功耗就是Eoss。
應用設計優化的方向主要還是從Coss電容入手。其由漏源電容Cds和柵漏電容Cgd組成，但一般很難優化Cgd，因為其往往在模塊或單管成型時就已經成定直了，且還與Cgs構成Ciss輸入電容，對其改變會影響米勒平臺的情況。
所以主要是針對Cds做優化，根據實際測驗效果，選擇并聯合適的Cds電容，既不能為了吸收尖峰而并聯過大的Cds，因為其存盤的能量在開通階段會大/量釋放，導致損耗增加，甚至導致諧振，影響正常的性能。也不能為了減小損/想耗，而過于減小電容，否則電壓尖峰將會很頭疼。需要根據實際應用環境找到最A優值。
7、寄生二極管正向導通損耗
寄生二極管正向導通損耗不可忽視，特別是在大電流應用環境中，該損耗必須嚴格把控。
此處損耗主要發生在功率器件續流期間，，如右圖所示。
計算公式如下∶
Pd_f=IF"VDF*t3*fs
IF為二極管正向電流，VDF為二極管正向導通壓降，t3為二極管正向續流時間。
從應用層面考慮，主要從VDF優化該損耗，在設計選型階段，選擇VDF低的器件。
另外可以外部搭建電路，即不使用模塊寄生二極管續流，外部加電路，使用外部二極管續流，使續流階段產生的損耗不疊加到功率器件上，從而提升器件的使用性能，如左圖所示電路。但需要注意的是，由于D2的存在，將會使導通損耗增加，雖然增加的損耗也并未疊加到MOSFET上，但整個系統的效率會因此降低，且D1、D2的選型及散熱處理會比較費腦筋，只推薦在部分應用場景中使用該電路。
8、寄生二極管反向恢復損耗ve
反向恢復就是正向導通時PN結存盤的電荷耗盡，恢復成截止狀態的程序。完成該程序需要的能量便是損耗的構成。→
右圖所示為反向恢復階段電流的功率器件內電流的方向，Irss即為反向恢復電流，此階段流過下橋的電流為電感電流與上橋反向恢復電流之和。表現到下橋的電流波形，則是會在下橋開啟處，出現一個電流尖峰。其大小受開啟速度影響。此處主要優化的是Irss變為0之前其造成的損耗。
反向恢復程序有一個引數尤為關鍵∶trr（反向恢復時間）。其影響功率MOSFET的安全作業區。
反向恢復時間過長，將導致反向恢復損耗增大，更為嚴重的影響是影響作業頻率，因為時間過長，導致預留的死區必須更大，才能保證安全。
反向恢復時間過短，則額定電流下，di/dt會變得很大，由于雜感存在，會導致反向恢復階段產生很高的尖峰，從而損壞器件。
針對反向恢復階段的損耗， 賽力康 工程師/加Scilicon001建議可以從以下三個方面來優化∶
1）控制合適的開關速度來控制反向恢復時間以降低損耗及使器件作業在安全區域;2）同時優化布線，減少雜感，可以對損耗降低起很大的作用。
）當前面兩種辦法優化后，還需要優化的時候， 賽力康 工程師/加Scilicon0011建議選擇恢復特性較軟的MOSFET。
三、總結
要給功率MOSFET降溫，減少其損耗，經過前文探討，硬體降溫主要分為應用層面和MOSFET產品兩個層面去優化∶
1、MOSFET產品層面∶
1）降低Rds（on）;
2）優化寄生電容Cgd;
3）優化寄生二極管導通壓降;
4）優化寄生二極管反向恢復軟度;
5）優化MOSFET產品內部雜散電感。
2、應用層面∶
1）優化開關速度;2）提升驅動效率3）優化Cds吸收電容引數;
4）優化布局走線，減小外部雜散電感;
5）注重散熱設計，防止受溫度影響大的引數改變，導致損耗增加;
彩冷器份%
6）一些特殊使用場合，為保護器件，可以使用特殊電路來轉移
耗。如ZVS/ZCS電路、外部二極管續流電路等。
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/16515.html
標籤：其他技術討論專區