一、簡介
- 計算機中的記憶元件由觸發器組成，而觸發器只有兩個狀態，即“0”態和“1”態，所以每條信號線上只能傳送一個觸發器的資訊，如果要在一條信號線上連接多個觸發器，而每個觸發器可以根據需要與信號線連通或斷開，當連通時可以傳送“0”或“1”,斷開時對信號線上的資訊不產生影響，就需要一個特殊的電路加以控制，此電路即為三態輸出電路（Three state output circuit），又稱為三態門，
- 三態電路可提供三種不同的輸出值：邏輯“0”，邏輯“1”和高阻態，高阻態主要用來將邏輯門同系統的其他部分加以隔離，例如雙向I/O電路和共用總線結構中廣泛應用三態特性，
- 高阻態
高阻態這是一個數字電路里常見的術語，指的是電路的一種輸出狀態，既不是高電平也不是低電平，如果高阻態再輸入下一級電路的話，對下級電路無任何影響，和沒接一樣，如果用萬用表測的話有可能是高電平也有可能是低電平，隨它后面接的東西定，
（1）高阻態的實質：電路分析時高阻態可做開路理解，你可以把它看作輸出（輸入）電阻非常大，他的極限可以認為懸空，也就是說理論上高阻態不是懸空，它是對地或對電源電阻極大的狀態，而實際應用上與引腳的懸空幾乎是一樣的，
（2）阻態的意義：當門電路的輸出上拉管導通而下拉管截止時,輸出為高電平;反之就是低電平;如上拉管和下拉管都截止時,輸出端就相當于浮空（沒有電流流動）,其電平隨外部電平高低而定,即該門電路放棄對輸出端電路的控制 ，
二、相關符號與電路
-
表示符號
-
邏輯結構
-
邏輯符號
-
等效電路
-
或非門
或非門（英語：NOR gate）是數字邏輯電路中的基本元件，實作邏輯或非功能，有多個輸入端，1個輸出端，多輸入或非門可由2輸入或非門和反相器構成，只有當兩個輸入A和B為低電平（邏輯0）時輸出為高電平（邏輯1），也可以理解為任意輸入為高電平（邏輯1），輸出為低電平（邏輯0），
或非門有3種邏輯符號，包括：形狀特征型符號（ANSI/IEEEStd 91-1984）、IEC矩形國標符號（IEC 60617-12）和DIN符號（DIN 40700），以二輸入或門為例，邏輯符號如圖所示：
三、構成原理
1. 構成
一個三態輸出電路一般由一個非門、兩個或非門和兩個NMOS晶體管組成，NMOS晶體管可視為一個開關，當為其輸入高電位時接通，而輸入低電位時斷開.
2. 電路原理
- 三態輸出電路原理圖
- 電路分析
當E為高電位時，經"非門"后加到兩個"或非門"輸入端的均為低電位，此時若A為高電位，則G2為低電位，NMOS管T2斷開，G2反饋到上一個或非門后，G1為高電位，NMOS管T1導通，即B與+5 V接通，B點為高電位，B=1；若A為低電位，則G2為高電位，G1為低電位，NMOS管T1斷開，T2導通，即B與地接通，B點為低電位，B=0，
故此可知，當E=1時：若A=1，則B=1；若A=0，則B=0，
當E為低電位時，經非門后加到兩個或非門輸入端的均為高電位，侄訓非門后，G1，G2均為低電位，NMOS管T1與T2均斷開，A和B不相通，呈現出高阻狀態，
由此可知，此電路有3個狀態：
a．E=0，A和B不通，呈高阻態，
b．E=1，A=1時，B=1，
c．E=1，A=0時，B=0， - 三態輸出電路邏輯表
- 常用三態門的圖形符號和輸出邏輯運算式
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/203254.html
標籤：其他
上一篇：精力有限，學不過來
下一篇：硬體基礎【1】