ADC方向文獻調查筆記

ADC Top Selection Criteria(選擇標準)

• 精度，解析度(resolution)

  ? 能精確到多少位，2ⁿ,n的大小(number of bits)，信號是個連續的，我們拿離散的“階梯”去逼近這個連續的東西，比如我們要測量水的溫度，0~100℃，我們拿個十位ADC，則它的解析度是1024，即最小可以感知100/1024℃的溫度變化，
  

• 介面(interface)

  ? SPI(串行外設介面),I²C(總線)

• 性能

  • INL

    ? 積分非線性(Integral Nonlinearity，INL)是模數轉換器的靜態性能引數之一，是指實際轉換曲線同理想轉換曲線在縱軸方向的差值，單位是LSB，即最低有效位，它表示實際轉換曲線偏離理想轉換曲線的程度，

    ? 我給一個模擬出來的值，這個值和輸入信號在y軸會有一個差值，INL是這個誤差的描述，

    ? 這東西越小越好，影響的是解析度的真實解析度，

  • DNL

    ? DNL(Differential Nonlinearity,差分非線性),理想刻度與實際刻度的偏差值，

    這是一個和INL相對的概念，如果說ADC是一把尺子的話，INL來源于尺子刻度和度量信號的差異，那么DNL來自尺子自身的刻度，比如說精度為1mm的尺子，它兩個刻度之間不一定是1mm（比如熱脹冷縮什么的都會有影響），

    ? 理想ADC的DNL = 0LSB，即尺子沒誤差，

  • SNDR:信號與噪聲失真比,(也寫作SINDR，信納比)

    ? 是信號功率與噪聲諧波功率的比值，單位為dB，

    ? 這個值越大，信號保真度越好

  • ENOB

E N O B = ( S I N A D ? 1.76 ) 6.02 ENOB = \frac{(SINAD-1.76)}{6.02} ENOB=6.02(SINAD?1.76)?

? 有效位數，根據實際情況算出來的，比解析度小一些，解析度是理論，有效位數更接近實際，

• SFDR

  ? 無雜散動態范圍(Spurious-freeDynamicRange，SFDR)衡量的只是相對于轉換器滿量程范圍(dBFS)或輸入信號電平(dBc)的最差頻譜偽像，是轉換器的主要性能指標之一，改善轉換器的無雜散動態范圍對提高轉換器的性能具有很重要的作用，

• THD

  ? 總諧波失真，指輸出信號比輸入信號多出的諧波成分，由系統不完全線性造成的，結合信號與系統，頻域上多出了那么一些東西，

• FOM:品質因數

  ? 用于綜合衡量ADC電路的性能，綜合轉換率，解析度，需要的能量等產生的一個因數，

  ? Walden FoM: 現在廣泛用于衡量轉換速度，解析度，能量耗散的指標，還有Schreier FoM(DR),(SNDR)等，

• 架構/速度
  
  

• 能耗

ADC電路型別

SAR ADCs 逐次逼近暫存器型

? 這種有點二分法逼近的味道，理解為一個遞回演算法，我按照四位ADC舉個例子，

? 四位的話我們可以把電壓V分成1111_（2）份（分成16份），這就是四位ADC能達到的最大精度，先在暫存器中取1000，即取1/2V的值，將輸入信號V_in與暫存器中的值比較大小，如果V_in小于1/2V，則將最高位記為0，下一位取1，這時暫存器中為0100；如果V_in大于1/2V，則取1，下一位取1，這時暫存器中為1100，類似的我們可以遞回的比較下去，直到最后一位被用完，即達到最大精度，上圖中的例子我們可以看見，最初暫存器的值為1000，一次比較后變為0100，第二次比較后變為0110，第三次比較后變為0101，第四次比較后變為0101，將這個值輸出即可得到輸入信號的近似值，

? 優點：邏輯簡單，我這種還沒補模電的都大概看得懂，對于位數較低的情況，功耗還是很小的，

? 缺點：由于遞回的存在，每對比一次都會跑一遍電路，這就意味著精度每提高一位，都會產生一次功耗，隨著采樣頻率的增加，這個功耗將會明顯增加，整個電路的運行速率，也受限于邏輯消耗，比較器的比較時間等，隨著次數的增加，DAC出點幺蛾子，準確度就會出事，

Σ-Δ

暫未調查

Pipelined ADC

? 流水線ADC，我愿意稱之為套娃ADC，

? 先找個一位的看，我把這個比作一個“車間“，信號從左邊進來，然后通過一個1 bit的flash ADC，識別第一位是高還是低，然后這個ADC會輸出1或者0的數字信號，我們把這個信號輸出，同時輸入進一個DAC，即產生一個標準的1或者0對應的模擬信號，我們用原信號把這個產生的模擬信號相減，然后通過放大器x2，輸出給下一個Pipelined ADC，下面這幅圖形象的展示了這個程序，

? 這個例子給了個0.7V的模擬信號，然后0.5V是第一個ADC的精度，產生了一個1，然后0.7-0.5=0.2，0.2x2=0.4，輸入給下一個，0.4<0.5，輸出0，然后0.4-0=0.4，0.4x2=0.8······很多的”車間“連成流水線，無限套娃理論上可以無限去逼近真實值，現實中我們通常把這個一位的換成3位的，這樣一次處理就可以多產生好幾位，如下圖，

?

? 由于每個流水線上的“車間”（階段，stage）處理有個先后順序，我們把這幾個3bit的輸出拿一個模塊進行調整，甚至利用數字演算法糾錯，最后整合出一個完整的數字信號，

? 優點從原理圖上看，Pipelined ADC可以達到一個較高的精度，在速度，精度，功耗上都比較均衡，據說體積還挺小的，所以很受歡迎，

? 缺點如果每一個“車間”都因為器件，環境的因素產生一點點誤差的話，這個誤差會隨著每一級的放大而疊加，最后在某個位置產生足夠大的誤差使得結果出錯，每個”車間“的誤差限制了ENOB，要減小這個誤差，我們嘚在每一個”車間”，或者通過后面的數字演算法上下功夫（而糾錯又會影響速度，只能根據需求不斷平衡咯），

Flash ADCs

? 這是一個3bit的閃存ADC，輸入信號從左邊進來，通過一系列電阻分壓將一個信號分成很多份，用比較器與參考電壓相比較，就可以得到模擬信號是在哪個范圍，用優先編碼器對這些比較結果進行編碼即可輸出為數字信號，圖中的比較器由下到上對應的電壓從高到低，可近似量化模擬信號，

? 優點快，電流進來過幾個電阻，一級比較器，加一個編碼器就可以得到數字信號，速度非常快，

? 缺點精度有限，體積較大，比如一個8位的Flash ADC，我們需要255個比較器，每多一位需要的比較器會翻倍，一堆輸入也會使得編碼器設計復雜起來，

Oversampling ADCs

暫未調查

Digitally Assisted Design

暫未調查

參考文獻

【1】Kester W. ADC architectures I: the flash converter[J]. Analog Devices Tutor. MT-020 Rev A, 2009.

【2】Kester W. Adc architectures iii: Sigma-delta adc basics[J]. Analog Devices, MT022, 2008.

【3】Kester W. ADC architectures V: Pipelined subranging ADCs[J]. Tutorial MT-024, Analog Devices, Inc, 2008.

【4】Kester W. Understand SINAD, ENOB, SNR, THD, THD+ N, and SFDR so you don’t get lost in the noise floor[J]. MT-003 Tutorial, www. analog. com/static/importedfiles/tutorials/MT-003. pdf, 2009.

【5】Murmann, Boris. The Race for the Extra Decibel: A Brief Review of Current ADC Performance Trajectories[J]. IEEE Solid-State Circuits Magazine, 2015, 7(3):58-66.