APM，AXI Performance Monitor，AXI性能監視器，AXI（Advanced eXtensible Interface）是一種總線協議，該協議是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0協議中最重要的部分，是一種面向高性能、高帶寬、低延遲的片內總線，它的地址/控制和資料相位是分離的，支持不對齊的資料傳輸，同時在突發傳輸中，只需要首地址，同時分離的讀寫資料通道、并支持Outstanding傳輸訪問和亂序訪問，并更加容易進行時序收斂，AXI 是AMBA 中一個新的高性能協議，AXI 技術豐富了現有的AMBA 標準內容，滿足超高性能和復雜的片上系統（SoC）設計的需求，

1. 背景

賽靈思zynq系列，SoC's和UltraScale+ MPSoC’s等，其獨特的創新之處在于將傳統的FPGA可編程邏輯（PL，Programmable Logic）與ARM的處理系統（PS，Processing Logic）結合起來，使得這類集成芯片（理論上已經超出FPGA的范疇）可以兼具高性能運算和低延遲處理的特點，

而在zynq系列的芯片中，PS與PL部分是通過AXI總結及介面連接以及資料傳輸的，同時在PL內部也是通過AXI互聯進行通信，AXI總線是一種多通道傳輸總線，將地址、讀資料、寫資料、握手信號在不同的通道中發送，不同的訪問之間順序可以打亂，用BUSID來表示各個訪問的歸屬，主設備在沒有得到回傳資料的情況下可發出多個讀寫操作，讀回的資料順序可以被打亂，同時還支持非對齊資料訪問，

AXI 能夠使SoC 以更小的面積、更低的功耗，獲得更加優異的性能，AXI 獲得如此優異性能的一個主要原因，就是它的單向通道體系結構，單向通道體系結構使得片上的資訊流只以單方向傳輸，減少了延時，

2. 需求

AXI總線作為zynq系列芯片中資料傳輸的主要總線，其總線傳輸性能密切影響著用戶設計的性能，由于SoC開發設計中某些疏漏，可能導致在某一時刻總線burst傳輸超出所設定的預期值，輕則造成預期之外的延遲，重則導致設計功能出現較大偏差或者錯誤，所以AXI性能監控就顯得尤為重要，通過監控總線上不同埠的突發資料傳輸量以及總線占用率，發現設計中存在的缺陷，從而做到合理分配總線資源，以便進一步提高性能，

AXI 性能監視器（APM，AXI Performance Monitor），就是專門針對賽靈思的zynq開發設計進行的除錯，監控運行中AXI總線上資料傳輸性能，從而在除錯程序中有針對性的提高AXI總線利用率，

賽靈思Vivado中的Debug功能擁有自嵌入的驗證IP（VIP，Verification IP），通過對IP Catalog的設定即可實作AMP功能，其能夠以波形捕獲的形式將人為添加過Debug信號的總線埠上資料以波形圖的形式顯示出來（如下圖），然后通過對時間軸的縮放進行人為的性能分析，

但是這種人為的除錯監控AXI不僅費時費力，通過波形捕獲圖分析起來也非常不直觀，而且如果用戶設計過于復雜（如下圖），想要在龐大的電路原理圖中找尋到涉及AXI的總線無疑是一件龐大的工程，

3. 虹科AXI性能分析儀：VARON

虹科VARON是一款針對Soc開發的硬體仿真除錯，輔助用戶進行AXI總線使用率優化的軟體，運行于Cent OS Linux系統，適用于集成度偏高的Soc開發，VARON通過自主研發的驗證IP（VIP）連接到開發系統，監視AXI總線上的多種屬性和性能，并通過三大類直觀的圖表顯示出來，從而使開發者能夠更直觀的觀測系統的運行情況，從而有針對性的進行優化調整，

相較于市面上普遍的用于APM的驗證IP，VARON是一個完整的產品，帶有可配置的片上驗證IP和專有圖形用戶界面；支持模擬仿真、FPGA和ASIC開發除錯；快速分析事務級資料的性能；實作SoC開發除錯程序勞動成本低，大幅縮短開發除錯周期，

虹科VARON特有的優勢：

1. 涵蓋LSI設計驗證的整個程序；

2. 按埠組獨立配置的驗證IP，易于分析系統中跨總線級聯的事務；

3. 硬體IP將AXI資料緩沖到緩沖區，監視器和緩沖區都是可綜合的；

4. 在事務級別監視AXI，快速顯示所有性能圖表，不依賴于設計尺寸；