從0到1設計一臺8bit計算機

CSAPP學到第六章了，一臉懵比，有點不知所云了，所以索性從CSAPP中脫身去補點基礎先，在B站看到Ele實驗室的知識分享，感覺很有意思，因此記錄一下程序，鏈接在這：從0到1設計一臺計算機.

第一話-人腦計算機

先清楚實作的目標，是通過硬體設計運行貪吃蛇，且為了簡單起見不考慮撞墻和吃自己，

1.創建一條蛇，就是把蛇的資料存到計算機中，所以設計的計算機需要有存盤資料的功能，
2.需要判斷蛇的方向來決定執行哪個方向的更新，因而需要有條件判斷，
3.在更新蛇頭中有加法和減法的運算，所以我們的計算機要能夠實作加法和劍法，
4.當我們更新完蛇身以后，需要跳轉到之前的位置反復執行，所以還需要有程序跳轉，
5.我們這些要求要用計算機能懂的語言告訴計算機，因而要有存盤指令的功能

至此粗略的設計了完成貪吃蛇的必備功能

第二話-馮諾伊曼和哈佛

電腦主板上也就三個主要部分，CPU、記憶體和硬碟，目前計算機主要將程式和資料都存放在記憶體，是在執行之前從硬碟移動到記憶體中，再從記憶體讀取執行，程式和資料共用一套地址和IO線路，所以硬碟(外存)只是程式的一個非易失性備份，這也就是兩大計算機結構之一的馮諾伊曼結構，
另一種將程式與資料分開，程式放在只讀的ROM存盤器，資料放在RAM存盤器中，和CPU之間分別走不同的資料線路，這也就是之二的哈佛結構，是這次研究的物件，

貪吃蛇如何在哈佛結構中運行呢？
CPU從ROM中取出第一部分程式，創建一條蛇，簡單起見，創建一個長度為1的蛇，創建的程序就是把蛇頭的x和y坐標值存在記憶體RAM中,CPU繼續從ROM中取出下一個程式，移動這條蛇，假如現在是向右移動，就取出RAM中的X到暫存器中，將其加1后寫回RAM中，

第三話-再談RAM和ROM

存盤器就像一組抽屜，比如一個256位元組的存盤器，就有編號0～255的抽屜，每個抽屜里能存放一個位元組的資料，而這些抽屜被包裹起來也就形成了存盤器，如果存盤器中的資料是8位的，那資料線是8根，如果存盤器的容量是256位元組，地址線也是8根，假如從地址線中輸入2,那么就會從資料線中彈出1號抽屜存放的資料，這就是ROM存盤器的全部，

RAM比ROM多了個寫入資料的功能，所以還有一個讀寫控制線，如果讀寫控制線是低電平0，那么代表讀資料，資料線輸出2號抽屜的資料，如果讀寫控制線是1，RAM單獨有一個寫資料線，寫入時需要脈沖信號來驅動，所以RAM還有一個邊沿觸發的脈沖線

第4話-暫存器組

本次設計分配了8個暫存器，分別是r0~r7，暫存器的外部線路和RAM很類似，

第5話-運算器

蛇頭的資料從RAM拷貝到暫存器后，需要將暫存器的值加1,這就需要運算器了，給暫存器的地址線通上0,指定讀取r0的資料，讀資料線接到加法器的第一個輸入，第二個輸入接入1,就可以得到結果5，輸出，由于運算器需要實作多種運算，所以需要4位的控制信號，即有16種運算模式可以選擇，當他為6進入加法模式，為4進入減法模式，所以這里給運算器的控制信號通上6，選擇加法模式，這樣就得到了結果5，

但是，參照MIPS架構，這里運算器的Dout不能直接通往RAM，必須通過暫存器組完成互動，因此，我們把運算器的Dout送到暫存器組的Din中，如下圖
這里出現了第一個沖突：
讀取RAM時，RAM的輸出已經接入了暫存器組的輸入，我們的運算器也要接入，怎么辦？？？
Ans:此時用一個多路選擇器(二路)即可，需要一位選擇控制信號，該信號為0則選擇運算器的輸出，為1則選擇RAM的輸出作為暫存器組的Din，
問題又來了:
我們向暫存器組存入運算結果資料時發現，地址線在讀取時被霸占了怎么辦???
Ans:那么給暫存器組單獨搞一個寫地址線即可，也就是說讀和寫不僅資料線路分開，現在地址線路也分開了，彼此互不干擾，讀寫完全分開后，讀寫控制線也就不再需要了，它變成了寫允許線，為1時允許寫，為0時不允許寫，讀則不受他的控制，如此，暫存器組就可以同時讀寫，

所以在這個計算步驟中，暫存器組讀地址通上0,選擇讀取r0,寫地址通入1，選擇寫入r1，寫允許線通上1(允許寫)， r0資料和1一起進入運算器做加法運算，輸出，暫存器組等待一個脈沖的邊沿到來，到來時運算器的輸出被寫入了r1，如下圖，

最后，把1號暫存器的值回寫到RAM的1號位置中，覆寫原來的蛇頭X坐標，自然，把暫存器組的輸出接入RAM的輸入，RAM的地址線通上1,讀寫控制線也通上1,處于寫模式，暫存器組的讀地址線通上1,特別注意，這時把暫存器組的寫允許設為0（不允許寫），資料抵達RAM的輸入，等待一個脈沖的邊沿，就完成了，

以上，就是編程語言的下列三行代碼：

int snakeHeadX = 4;
// RAM的讀寫控制線置1(寫),寫資料線置4,地址線置1[X存于地址1]
// CLK邊沿信號來時寫入資料
int snakeHeadY = 4;
// RAM的讀寫控制線置1(寫),寫資料線置4,地址線置2[Y存于地址2]
// CLK邊沿信號來時寫入資料
snakeHeadX = snakeHeadX + 1;
// 這個操作分為三個步驟，如下：
### 步驟1：將記憶體中的X值寫入暫存器r0
//將RAM的地址線置1,讀寫控制線置0,二路選擇器置1(資料從RAM來)
//暫存器組的寫地址線置0，寫允許線置1 邊沿信號到來 ---> %r0 = 4
### 步驟2：將r0+1后輸出運算結果到r1
//暫存器組的讀地址線0,寫地址線寫1,寫允許線置1(寫)-->Dout=4
//運算器控制信號置6(加法),第二輸入置1,計算結果輸出5
//二路選擇器控制信號置0(資料從運算器來)
//CLK邊沿信號到來時-->r1=5
### 步驟3：將r1的值輸出寫入到記憶體中X的地址中
//暫存器組的寫允許線置0,讀地址線置1,RAM的讀寫控制線置1,地址線置1
//CLK邊沿信號到來時-->RAM1=5 [X=5]

第6話-指令集

上述的方法的確可以忠實地實作想要的功能，但是可以感覺到，上述的程序操作太復雜了，完成不同作業時，設定也不太相同，有點手忙腳亂，總結一下這些資料線和控制線的規律，在地址線里有暫存器組的兩個地址線，RAM的一個地址線，總共有三個，
暫存器組的1位寫允許信號，RAM的1位讀寫控制信號，RAM和運算器輸出的1位選擇信號，運算器的4位模式選擇控制信號，當然，還有一個運算器的第二輸入，這是一個純數字，我們把這些地址資料和控制信號全部匯集到一起，就形成了計算機指令，我們參考32位的MIPS指令集來設計本次課程的指令結構，也就是說，每個指令長度32位，
首先，暫存器組有2個地址線路，

1. 暫存器組的讀地址在指令的[25:21]位，這5位用來選擇暫存器組的讀取地址，換句話說，它選擇一個暫存器作為CPU運算資料來源，所以把指令中這5位所在的區域稱為源暫存器Register Source，簡稱RS區.
2. 暫存器組的寫地址，在指令的[20:16]位,同樣這5位用來選擇寫入暫存器組的寫資料地址，換句話說，它選擇一個暫存器作為輸入的目的，我們把指令中這5位所在的區域稱為目的暫存器Register Target，簡稱RT區.
3. 然后是運算器的控制信號，我們知道他的長度4位，但是MIPS指令結構中還是給他預留了6位，在指令的第[5:0]位,這6位所在的區域稱為運算器的功能碼區Funct
4. 在指令的最高6位為散裝的1位控制信號.這塊區域稱為操作碼區OpCode
5. 最后還剩下32-5-5-6-6=10位，作為運算器的第二個資料輸入，處于第[15:6]位，稱之為立即數Imediate
   

我們發現RAM的地址線目前還無法安放，先忽略他，會在合適的時候來講它到底怎么處理，

所以，當我們想把R0暫存器+1后寫入R1暫存器時，我們得到一條長長的二進制指令，
當我們把這個指令對應的資料接入各個控制信號和資料線路，也就自然的完成了把r0加1再存入r1的操作，

這個32位的指令忠實地實作了把源暫存器r0，通過加法運算器與立即數1相加，相加結果存到目標暫存器r1（這是因為二路選擇器為0,選擇接收運算器的輸出）這一任務，

這種包含立即數的指令，實際上就是MIPS指令集三大指令型別之一的"I型指令",I是immediate的首字母，

注：

我們只需要撰寫出不同的32位二進制指令，就可以實作對計算機的不同操作，而把這些這些組合在一起，就形成了復雜的軟體程式，但，這還遠遠不夠…