專案場景:
通過PXIe時鐘觸發槽插件經PXIe_DSTARA扇出62.5MHz時鐘至外設槽,
外設槽需經過LMK04821將該時鐘去抖,扇出62.5MHz時鐘給FPGA解碼使用,
問題描述:
兩個外設槽的板卡,去抖后的時鐘相位存在兩種情況,一種為相位一致,另一種為相位相反(差8ns),
此時LMK04821使用0_delay模式,

原因分析:
因為0_delay 回環時鐘為DCLK8,該時鐘被產生為125MHz,
所以在進行最終sync同步輸出時,所使用的62.5MHz與DCLK8 的125MHz相位對齊,但是有兩種可能性,
因此兩不同板卡輸出相位存在兩種情況,一種為相位一致,另一種為相位相反(差8ns),
解決方案:
DCLK8時鐘改為62.5MHz
轉載請註明出處,本文鏈接:https://www.uj5u.com/qita/242463.html
標籤:其他
