1.外圍設備
1>外圍設備的定義
中央處理器和主存盤器構成了計算機的主體，稱為主機。主機以外的大部分硬體設備都稱之為外部設備，簡稱外設或 I/O 設備，包括輸入輸出設備、輔助存盤設備。
2>外圍設備的作用
是在計算機和其他機器之間，以及計算機與用戶之間提供聯系。
分類：輸入設備，輸出設備，外存設備，資料通信設備，程序控制設備。
2輸入輸出系統
就是由外設及其與主機之間的控制部件（Controller）所構成，其中控制部件常被稱為設備控制器、設備配接器或 I/O 介面，主要負責控制并實作主機與外設之間的資料傳輸。
3輸入輸出系統大致分4個階段
1>早期階段2>介面模式和DMA階段（采用介面技識訓可以使多型外圍設備分時占用總線，使多型設備互相之間可實作并行方式，有利于整體作業效率的提高）3>具有通信模式的階段4>具有I/O處理機的階段
4.I/O介面
指I/O設備和主機的連接之間設定的一個硬體通路及其相應的軟體控制
3 配適器功能
它是 CPU 與 I/O 設備之間的介面，接收從 CPU 發來的命令，并去控制 I/O 設備作業，以使處理機（處理機包括中央處理器，主存盤器，輸入/輸出介面）從繁雜的設備控制事務中解脫出來。三者間的邏輯關系為：CPU <==> 設備配接器 <==> 外部設備。
4設備配接器的作用：
實作主機和外設之間的資料傳輸。其中包括設備選擇、資料傳達、同步控制和中斷控制。
實作資料緩沖。使主機和外設之間的處理速度盡量能夠保持一致。資料傳輸時，先將資料送入資料緩沖暫存器，然后再送到目的外設或主機。
提供外設介面狀態，接收主機的指令并按照指令控制外設。
5型別:
1.按照資料傳送方式分類: 串行介面, 并行介面.
2.按功能選澤方式分類: 可編程介面(其介面功能可用編程來改變)和不可編程介面
3.按通用性分類: 通用介面, 專用介面
4.按資料傳輸的控制方式分類: 程式型介面, DMA介面
6 .I/O設備和主機資訊傳送的控制方式
程式查詢方式: 由CPU通程序式不斷發送查詢I/O設備是否處于準備狀態, 從而控制涉筆與主機交換資訊.這種方式當CPU有需要發送或者讀取I/O設備資訊時, 就一直處于詢問狀態, 所以CPU做不了其他事,效率很低.
程式中斷方式:當CPU啟動IO設備后, 不詢問其準備情況, 繼續做自己的事, 直到I/O設備發送“準備”狀態信號后,請求"中斷"程式然后開始進行資料交換.
DMA方式: 跟程式中斷方式一樣, 到了中斷請求環節, 就傳送資料, 如果遇到DMA和CPU同時對主存有訪問需求, DMA就占據控制權一段時間周期. 此周期稱為挪用周期.
7.中斷堆疊
中斷服務子程式的起始部分安排若干條存數指令，將暫存器內容堆入堆疊保存，即將程式中斷時的現場保護起來
為了提高計算機的整機效率，為了應付突發事件，為了實時控制的需要，在計算機技術的發展程序中產生中斷技術（將中斷地址從PC中取出放記憶體）
中斷（硬體+軟體）：設備優先權的處理可以采用硬體方法，也可以采用軟體方法
通過向量地址來尋找設備的中斷服務程式入口地址，而且向量地址由硬體產生（PC保存斷電地址-----------暫存器）
8中斷服務程式流程
保護現場(中斷隱指令)(硬體完成)
保護程式斷點(指令地址的值和程式執行狀態)
暫存器內容的保護(進堆疊指令)
中斷服務
對不同的I/O設別具有不同內容的設備服務
恢復現場
出堆疊指令
中斷回傳
中斷回傳指令
9、什么是中斷？中斷技術給計算機系統帶來了什么作用？
答：中斷是指這樣一個程序：當計算機執行正常程式時，系統中出現某些例外情況或特殊請求，CPU暫停它正在執行的程式，而轉去處理所發生的事件；CPU處理完畢后，自動回傳到原來被中斷了的程式繼續運行。中斷的作用：（1）主機與外部設備并行作業；（2）實作實時處理；（3）硬體故障處理；（4）實作多道程式和分時操作。
10、中斷系統為什么要進行中斷判優？何時進行中斷判優？如何進行判優？
答：（1）中斷優先級有兩個方面的含義：（A）一是中斷請求與CPU現行程式優先級的問題；（B）另一含義是各中斷源之間，誰更迫切的問題。（2）方法：（A） 軟體；（B）硬體：為了得到較高的效率，一般采用硬體判優方法。判優邏輯隨著判優方案的不同可有不同的結構，其組 成部分既可能在設備介面之中，也可能在CPU內部，也可能這兩部分都有。其作用是決定CPU的回應并且找出最高優先請求者，如果確定接收這個請求的話，就由CPU發出中斷回應信號INTA。（C）軟硬體結合。中斷判優發生在中斷程序的第二步，中斷請求之后，中斷回應之前。
作用：
保存斷點（PC放某存盤單元）
形成中斷服務程式的入口地址
關中斷
8、中斷服務程式的基本流程包括哪四部分？
1）保護現場
2）中斷服務
3）恢復現場
4）中斷回傳
9、什么是單重中斷和多重中斷？
1）單重中斷：不允許中斷現行的中斷服務程式；
2）多重中斷：允許級別更高的中斷源中斷現行的中斷服務程式，也稱為中斷嵌套；
10、CPU回應中斷的時機？
當前指令執行完畢后，cpu發出中斷查詢信號，也就是說，中斷回應一定是在每條指令執行結束之后進行的，不可能在指令執行程序中回應中斷。
11．時序控制方式：同步，異步，結合
總線資料傳輸方式
同步式資料輸入輸出
主從模塊強制同步，選擇慢的模塊為基準時鐘來同步,一般適用于總線較短的情況。
異步通信
模式：請求=>應答
不互鎖方式：不管是否接到請求或應答，都不再次請求或應答
缺點：不可靠
半互鎖方式：沒有接到請求，連接會保持，沒有接到應答，一段時間就會斷開連接
缺點：會是請求信號保持高電平
全互鎖方式：接到請求或應答才會撤銷
半同步通信（同步異步結合）
同步 ：發送方用系統前沿時鐘發送信號，接收方用系統后沿時鐘接收信號
異步：加入等待信號
缺點：等待時總線有浪費
分離式通信
模式：加入總線使用權申請（磁頭與磁道匹配,指定扇區轉到磁頭下面），誰有使用權，誰是主模塊
特點：各個模塊有權申請占用總線，采用同步方式通信，不等待對方回答，準備資料時，不占用總線
12.指令流
結構相關：
不同指令爭用同一功能部件產生資源沖突
解決辦法：
①停頓：把發生沖突的一個操作往后推
②指令存盤器和資料存盤器分開
③指令預取技術
資料相關：
不同指令因操作重疊，可能改變運算元的讀/寫順序
讀/寫順序包括：
寫后讀相關
讀后寫相關
寫后寫相關
解決辦法：
①后推法
②采用旁路技術
控制相關
由轉移指令引起
流水線性能
吞吐率：
單位時間內流水線所完成指令或輸出結果的數量
加速比：
m段的流水線速度與等功能的非流水線的速度之比
效率：
流水線中各功能段的利用率
13流水線的多發技術
1>超標量技術：
每個時鐘周期內可并發多條獨立指令，配置多個功能部件
不在執行程序中調整指令的執行順序，通過編譯優化技術，把可并行執行的指令搭配起來
2>超流水線技術
在一個時鐘周期內再分段
不在執行程序中調整指令的執行順序，靠編譯程式解決優化問題
3>超長指令字技術
由編譯程式挖掘出指令字潛在的并行性，將多條能并行操作的指令組合成一條具有多個操作碼欄位的超長指令字
采用多個處理部件
14影響流水線性能的因素主要有哪幾種？請簡要加以說明。
結構相關：是當多條指令進入流水線后，硬體資源滿足不了指令重疊執行的要求時產生的。不同指令爭用同一功能部件產生資源沖突。
資料相關：是指令在流水線中重疊執行時，當后繼指令需要用到前面指令的執行結果時發生的。可能改變對運算元的讀寫訪問順序。
控制相關：是當流水線遇到分支指令和其它改變PC值的指令時引起的。
15磁盤存盤器的主要技術指標：存盤密度，存盤容量，平均存取時間，資料傳輸率。
平均存取時間：存取時間是指從發出讀寫命令后，磁頭從某一起始位置移動至新的記錄位置，到開始從盤片表面讀出或寫入資訊加上傳送資料所需要的時間。包括：找道時間，等待時間和資料傳送時間。
找道時間：將磁頭定位至所要求的磁道上所需的時間。
等待時間：找道完成后至磁道上需要訪問的資訊到達磁頭下的時間。
資料傳送時間：磁頭讀取所訪問的資訊所用的時間。
資料傳輸率：磁盤存盤器在單位時間內向主機傳送資料的位元組數。
17.解析度、灰度級、刷存、刷存帶寬的概念和有關計算。
解析度是指顯示幕所能表示的像素個數。
灰度級是指黑白顯示幕中所顯示的像素點的亮暗差別，在彩色顯示幕中則表現為顏色的不同。灰度級越多，影像層次越清楚逼真。
刷存（重繪存盤器）是指存盤一幀影像資訊的存盤器。存盤量M=r*C。解析度r越高，顏色深度C越多，重繪存盤器容量越大。如解析度為1024*1024，256級顏色深度的影像，存盤容量M=1024*1024*8bit=1MB。
18.總線分類
總線按其所在的位置，分為片內總線、系統總線、通信總線。
按系統總線傳輸資訊的不同，又分為三類:資料總線 地址總線 控制總線
通信總線按傳輸方式分為 串行通信 并行通信
19.總線性能指標：
1>總線帶寬：每秒傳輸的位元組數 B=W×F/N
?B：(總線帶寬) W：(總線寬度) F：(總線時鐘頻率) N：(完成一次資料傳送所用的時鐘周期數)
?其中F/N代表每根總線每秒傳輸的位元組數。位數單位MBps
20并，串
串行通信：資料在單條1位寬的傳輸線上，一位一位的按順序分時傳送
如：一位元組的資料通過一條傳輸線分8次由低位到高位按順序逐位傳送
并行通信：資料在多條并行一位寬的傳輸線，同時由源地傳送到目的地
如：一位元組的資料通過8條并行傳輸線同時由源地發送目的地
21串行和并行的對比
資料傳送：并行用于近距離，串行用于遠距離
資料傳輸速率：串行與并行的資料傳輸速率和資料傳輸距離成反比
隨集成電路的發展，邏輯器件的價格變低，通信線路費用變高。因此對遠距離通信
串行通信費用比并行高。
并行通信速度快、實時性好，但由于占用的口線多，不適于小型化產品；
串行通信速率雖低，但在資料通信吞吐量不是很大的微處理電路中則顯得更加簡易、方便、靈活。
22 PCI總線介紹：
PCI總線是通過PCI橋路（包括PCI控制器和PCI加速器）與CPU總線相連；
這種結構使CPU總線與PCI總線相互隔離，具有更高的靈活性，可以支持更多的高速運行設備，而且具有即插即用的特性；
掛在PCI總線上的設備：傳輸速率高。
如多媒體卡、高速局域網配接器、高性能圖形卡等；
掛在ISA、EISA總線上：傳輸速度低。
如FAX、Modem、列印機等。
(1高性能2良好的兼容性3支持即插即用4支持多主設備能力5具有與處理器和存盤器子系統完全并行操作的能力6支持資料和地址奇偶校驗功能7支持兩種電壓標準8可擴充性好
9軟體兼容性好10采用多路復用技術)
5在計算機系統中，多個系統部件之間資訊傳送的公共通路稱為（ 總線 ）。就其所傳送資訊的性質而言，在公共通路上傳送的資訊包括（資料資訊 ）、（ 地址資訊 ）、（ 控制資訊）
6提高處理器和存盤器之間的連接帶寬
可加寬總線的寬度，在主存和處理器之間設定高速緩沖暫存器cache并發展為片內cache和分級cache，采用高速總線和分層總線來緩沖和分流資料
23.尋址方式 EA=？
說明計算機九大尋址方式及有效地址EA計算方法。
1>.立即尋址：運算元本身設在指令字內
優點：只要取出指令，便可立即獲的運算元，在指令執行階段不必再訪問存盤器
2>.直接尋址：指令中的形式地址A就是運算元的真實地址 EA=A
優點：尋找運算元比較簡單，也不需要計算運算元的地址，在指令執行階段對主存只訪問一次
缺點：A的位數限制了運算元的尋址范圍，而且必須修改A的值，才能修改運算元的地址
3>.隱含尋址：指令中補明顯的給出運算元的地址，其運算元的地址隱含在操作碼或某個暫存器中，例如一地址格式的加法指令只給出一個運算元的地址，另一個運算元隱含在累加器ACC中
4>.間接尋址：指出的是運算元有效地址所在的存盤單元 EA=(A)
優點：它擴大了運算元的尋址范圍
它便于編制程式
缺點：指令的執行階段需要訪問兩次（一次間接尋址）或多次（多次間接尋址），致使指令執行時間延長
5>.暫存器尋址：
優點：指令字較短，節省了存盤空間，因此暫存器尋址在計算機中得到了廣泛的應用
6.暫存器間接尋址
7>.基址尋址：
運算元的有效地址EA等于指令字中的形式地址A與基址暫存器BR中的內容（基地址）相加
EA=A+(BR)
8>.變址尋址：主要用于處理陣列問題
有效地址EA等于指令字中的形式地址A與變址暫存器IX中的內容相加之和
EA=A+(IX)
9>.相對尋址：對撰寫浮動程式特別有利
有效地址是將程式計數器PC的內容與指令字中的形式地址A相加而成的
EA=(PC)+A2.指令分類
24．RISC
指令系統朝著兩個截然不同的方向發展：
一是增強原有指令的功能，設定更為復雜的新指令實作軟體功能的硬化，這類機器稱為復雜指令系統計算機（CISC），典型的有采用X86 架構的計算機；
二是減少指令種類和簡化指令功能，提高指令的執行速度，這類計算機稱為精簡指令系統計算機（RISC），典型的有 ARM、MIPS 架構的計算機。
CISC(復雜指令系統)
**
復雜指令系統:
指令多（可變長模式）
使用頻率差別大
尋址方式多
計算機沒有大規模使用的時候推出的（指令、硬體都是定制的）
微程式控制技術（微碼）
RISC(精簡指令系統)
精簡指令系統:
指令少
使用頻率接近
尋址方式少
針對暫存器操作
只有Load/Store操作記憶體
通用暫存器
硬布線邏輯控制
適合采用流水線
24.指令的格式由哪兩部分組成，各部分的作用。
1、什么是機器指令？什么是指令系統？
1）機器指令：每一潭訓器語言的陳述句；
2）指令系統：全部機器指令的集合。
25、一條指令包含哪兩個主要部分？請簡要說明各部分作用。
1）操作碼：指明指令要完成的操作；
2）地址碼：指明指令要操作的資料或資料來源；
26、操作碼長度有固定長度和可變長度兩種，各自有什么優點？
1）固定長度：便于硬體設計，指令譯碼時間短；
2）可變長度：壓縮了操作碼平均長度；
27、指令中地址碼中的地址可以是哪些設備的地址？
可以是主存地址、暫存器地址或I/O設備的地址；
28、指令中地址的個數可以有幾個？
四地址、三地址、二地址、一地址以及零地址。
29、假設指令中有四個地址、三個地址、兩個地址以及一個地址，各自需要訪存幾次？
1）四地址：訪存4次；
2）三地址：訪存4次；
3）兩地址：訪存3次；
4）一地址：訪存2次；
30、當使用暫存器代替指令字中的地址碼欄位后，有哪些優點？
1）擴大指令字的尋址范圍；
2）縮短指令字長；
3）減少訪存次數
31、資料在存盤器中存盤時，為什么要按照邊界對齊？
減少訪存次數。
32、尋址方式包括哪兩類？
1）指令尋址：下一條將要執行的指令的指令地址；
2）資料尋址：確定本指令的運算元地址。
33.微命令、微操作、相容性微命令、相斥性微命令的概念。
微命令：控制部件通過控制線向執行部件發出的各種控制命令。
微操作：執行部件接受微命令后所進行的操作。
相容性微命令：在同時或同一個CPU周期內可以并行執行的微操作。
相斥性微命令：不能在同時或不能在同一個CPU周期內并行執行的微操作。
34.微指令與機器指令的關系。
1.一潭訓器指令對應一個微程式，這個微程式是有若干條微指令組成的。
2.指令與記憶體儲器有關，微指令與控制存盤器有關。
3.一條指令對應一個指令周期，一條微指令對應一個CPU周期。
35.CPU的組成CPU的結構框圖：
CPU內部由ALU（算術邏輯單元）、CU（控制器：負責調節并控制計算機各部件執行程式的指令序列基本功能是取指令，分析指令，執行指令）、暫存器（PC、IR、PSW、DR、通用暫存器等）、中斷系統組成，
外部通過總線與控制總線、資料總線、地址總線進行相連，對資料和程式進行相關的操作。
36 CPU中有哪幾類主要暫存器，用一句話回答其功能。
答：A.資料緩沖暫存器(DR)B.指令暫存器(IR)C.程式計算器(PC)D.資料地址
暫存器(AR)E.通用暫存器(R0～R3)F.狀態字暫存器(PSW)
功能：執行指令、操作、時間的控制以及資料加工。
37.指令周期，模型
指令周期：cpu沒取出并執行一條指令所需的全部時間（取指+間址+執行+中斷）
38.微程式，硬布線（組合邏輯），微指令，CM
硬布線作業原理：微操作控制信號由組合邏輯電路根據當前的指令碼、狀態和時序，即時產生
微程式作業原理：事先把微操作控制信號存盤在一個專門的存盤器（控制存盤器）中，將每一潭訓器指令撰寫成一個微程式，這些微程式可以存到一個控制存盤器中，用尋址用戶程式機器指令的辦法來尋址每個微程式中的微指令。
微指令是若干微命令的集合。
主存盤器用于存放程式和資料，在CPU外部，用RAM實作；
控制存盤器（CM）用于存放微程式，在CPU內部，用ROM實作。
39.CPU的功能和組成部分。
CPU的功能：指令控制，操作控制，時間控制，資料加工。
CPU的組成部分：運算器，cache，控制器。
40.CPU中主要暫存器的作用。
①指令暫存器（IR）②程式計數器（PC）③資料地址暫存器（AR）④緩沖暫存器（DR）⑤通用暫存器（R0---R3）⑥狀態字暫存器（PSW）7加法暫存器
①指令暫存器（IR）
用來保存當前正在執行的一條指令。
②程式計數器（PC）
確定下一條指令的地址。
③地址暫存器（AR）
用來保存當前CPU所訪問的資料cache存盤器中單元的地址。
④資料緩沖暫存器（DR）
作為ALU運算結果和通用暫存器之間資訊傳送中時間上的緩沖；補償CPU和記憶體，外圍設備之間在操作速度上的差別。
⑤通用暫存器（R0---R3）
當算術邏輯單元（ALU）執行算識訓邏輯運算時，為ALU提供一個作業區。
⑥狀態字暫存器（PSW）
保存由算術指令和邏輯指令運算或測驗結果建立的各種條件代碼。
7ACC——累加器，運算器中運算前存放運算元、運算后存放運算結果的暫存器
41.指令周期、機器周期、時鐘周期的定義及三者之間的關系。
指令周期：CPU取出一條指令并執行這條指令所需的時間。
機器周期（CPU周期）：從記憶體中讀取一個指令字的最短時間。
時鐘周期（節拍脈沖或T周期）：把一個機器周期分為若干個相等的時間段，每一個時間段稱為一個時鐘周期。
指令周期：常常用若干個CPU周期數來表示。一個CPU周期又包含若干個時鐘周期（節拍脈沖或T周期）。取指，執行，再取址，再執行
42.指令：使計算機執行某種操作的命令。從層次結構看，分成：微指令+機器指令。
42補碼加減法，有界，溢位錯誤（雙符號位—變形補碼，單符號位—進位）
2.資料的原碼、反碼和補碼之間的轉換。資料零的三種機器碼的表示方法。
一個正整數，當用原碼、反碼、補碼表示時，符號位都固定為0，用二進制表示的數位值都相同，既三種表示方法完全一樣。
一個負整數，當用原碼、反碼、補碼表示時，符號位都固定為1，用二進制表示的數位值都不相同，表示方法。
1.原碼符號位為1不變，整數的每一位二進制數位求反得到反碼；
2.反碼符號位為1不變，反碼數值位最低位加1，得到補碼。
例：x= (+122)10=(+1111010)2原碼、反碼、補碼均為01111010
Y=(-122)10=(-1111010)2原碼11111010、反碼10000101、補碼10000110
+0 原碼00000000、反碼00000000、補碼00000000
-0 原碼10000000、反碼11111111、補碼10000000
3.定點數和浮點數的加、減法運算：公式的運用、溢位的判斷。
P63 已知x和y，用變形補碼計算x+y，同時指出結果是否溢位。
（1） x=11011 y=00011 （2）x=11011 y=-10101 （3）x=-10110 y=-00001
已知x和y，用變形補碼計算x-y，同時指出結果是否溢位。
（1） x=11011 y=-11111 （2）x=10111 y=11011 （3）x=11011 y=-10011
P63 設階碼3位，尾數6位，按浮點運算方法，完成下列取值的[x+y],[ x-y]運算.
（2）x= 2-101*（-0.010110）y=2-100*（0.010110）
溢位的判斷：第一種方法是采用雙符號位法（變形補碼）。
任何正數，兩個符號位都是“0”， 任何負數，兩個符號位都是“1”，如果兩個數相加后，其結果的符號位出現“01”或“10”兩種組合時，表示發生溢位。最高符號位永遠表示結果的正確符號。第二種方法是采用單符號位法
44乘法
原碼乘法是()先去運算元絕對值相乘，符號位單獨處理
原碼乘法較為簡單，直接利用手工計算的程序即可。主要使用了加法器和移位暫存器。
可以看出，隨著乘數位寬的增加，所以需要的時鐘周期也增多。
上圖的方法為左移相加，消耗的暫存器較多，可以改進為右移相加。
45校驗碼:海明校驗碼，奇偶校驗碼，漢明校驗碼
46CPU與外圍設備的資訊交換方式有哪幾種，各自特點是什么？
程式查詢方式，程式中斷方式，直接記憶體訪問（DMA）方式，通道方式。
程式查詢方式：資料在CPU和外圍設備之間的傳送完全靠計算機程式控制。優點：CPU的操作和外圍設備的操作能夠同步，而且硬體結構比較簡單。缺點：外圍設備動作很慢時將浪費CPU很多時間。
程式中斷方式：當一個中斷發生時，CPU暫停它的現行程式，而轉向中斷處理程式程式。當中斷處理完畢后，CPU又回傳到它原來的程式停止的地方繼續執行。適用于隨機出現的服務，并且一旦提出要求，應立即執行。
直接記憶體訪問（DMA）方式：一種完全由硬體執行I/O交換的作業方式。DMA控制器從CPU完全接管對總線的控制。資料交換不經過CPU，而直接在記憶體和外圍設備之間進行，以高速傳送資料。優點：資料傳輸速率很高，傳輸速率僅受到記憶體訪問時間的限制。適用于記憶體和高速外圍設備之間大批資料交換的場合。
通道方式：通道是一個具有特殊功能的處理器，可以實作對外圍設備的統一管理和外圍設備與記憶體之間的資料傳送。
47．時序控制方式：同步，異步，結合
CPU的控制方式：產生不同微操作命令序列所用的時序控制方式。
同步控制方式
整個系統所有的控制信號均來自一個統一的時鐘信號。
通常以最長的微操作序列和最煩瑣的微操作作為標準，采取完全統一的、具有相同時間間隔和相同數目的節拍作為機器周期來運行不同的指令。
同步控制方式的優點是控制電路簡單，缺點是運行速度慢。
異步控制方式
異步控制方式不存在基準時標信號。
各部件按自身固有的速度作業，通過應答方式進行聯絡。
異步控制方式的優點是運行速度快，缺點是控制電路比較復雜。
聯合控制方式
對各種不同的指令的微操作實行大部分采用同步控制、小部分采用異步控制的辦法。
49.存盤系統 五層結構有CPU內部的暫存器、CPU內的Cache，CPU外的Cache，主板上的主存（記憶體），主板外的磁盤存盤器
容量大 價格低 速度快
50.MM-cache
答：Cache具有如下特點：
(1) 位于CPU與主存之間，是存盤器層次結構中級別最高的一級。
(2) 容量比主存小，目前一般有數KB到數MB。
(3) 速度一般比主存快5~10倍，通常由存盤速度高的雙極型三極管或SRAM組成。
(4) 其容量是主存的部分副本。
(5) 可用來存放指令，也可用來存放資料。
(6) 快存的功能全部由硬體實作，并對程式員透明。
51.存盤器4指標：
存盤容量：存盤器可以容納的二進制資訊量稱為存盤容量。???
存盤速度：由存取時間和存取周期來決定。
存取時間
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/245846.html
標籤：非技術區