文章目錄
- 前言
- 一、TDC的基本概念
- 二、基于FPGA的TDC實作原理
- 總結
前言
本檔案是基于FPGA的TDC設計說明檔案，詳細描述關于TDC計時模塊的FPGA設計的原理，
一、TDC的基本概念
時間數字轉換技術（TDC）是建立在R.Nutt在1968年提出的延遲線結構基礎之上，利用信號通過邏輯門電路的絕對傳輸時間提出的一種時間測量方法，早期用同軸線來實作延遲線，隨著集成電路的發展，這種結構的計時器被移植到IC上，得到迅速推廣，其測量原理如圖2-1所示，
圖2-1 TDC測量原理—經典NUTT延遲線基本結構
整條延遲線（Delay Line)由一組延遲單元組成，每個延遲單元配合一個觸發器，觸發器的時鐘由時間脈沖的結束下降沿提供，當時鐘脈沖結束后，觸發器可以記錄延遲多少個時間單位，也就是stop信號相對于start信號落后的時間，從而實作將時間轉化為數字的測量，這種測量方法的精度取決于延遲單元1 的延遲時間，
二、基于FPGA的TDC實作原理
基于FPGA的TDC技術相比于常規的TDC技術，優勢在于對于計時資料的獲取與處理方式更加靈活，在多重回波、例外點的處理上有了更多的選擇余地，基于FPGA的TDC技術實作原理如下圖：
如圖中所示，基于FPGA的TDC模塊使用多級LE中的CARRY-CHAIN進行級聯形成多級累加器結構，使用綜合陳述句及布板工具使其形成逐位進位加法器，從圖中可以看到鏈狀結構就對應TDC進位鏈，也就是上文中提到的NUTT延遲線，鏈單元間的延遲即延遲線中的延遲單元，在TDC模塊作業程序中，首先使用驅動單元產生start信號，在雷達產品中，該start信號通常采用全域時鐘信號生成，與LD/APD驅動信號有明確的整倍數的時鐘周期關系且同相位，該start信號驅動LD發光產生激光脈沖，激光脈沖打在被射物表面后回傳回波信號，回波信號經過一系列的光電轉換、降噪處理、放大處理后生成與FPGA介面電平所匹配的stop信號進入FPGA中的TDC模塊，此時的stop信號已為數字脈沖信號，時序關系如下圖：
如上圖所示，計時結果（即被測物相對于雷達的距離/時間）為stop信號上升沿相對于start信號上升沿的時間偏差，TDC計時結果包括2個部分的計時資料：小數周期計時與整數周期計時，其中，小數周期計時由進位鏈結果產生，整數周期計時由計數器結果產生，二者的差值即為計時結果，
總結
-
基于FPGA的10路TDC的驗證：
-
雙沿的離散度驗證：‘
-
計時值隨距離的變化：
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/246629.html
標籤：其他
下一篇：龍訊LONTIUM LT8712EXC Type-C/DP2.0轉HDMI2.0&VGA+Audio+pd2.0國產