AD9528是一款雙級PLL，集成JESD204B SYSREF發生器，可用于多器件同步，第一級鎖相環(PLL) (PLL1)通過減少系統時鐘的抖動，從而實作輸入基準電壓調理，第二級PLL (PLL2)提供高頻時鐘，可實作來自時鐘輸出驅動器的較低積分抖動以及較低寬帶噪聲，外部VCXO提供PLL2所需的低噪聲基準電壓，以滿足苛刻的相位噪聲和抖動要求，實作可以接受的性能，片內VCO的調諧頻率范圍為3.450 GHz至4.025 GHz，集成的SYSREF發生器輸出單次、N次或連續信號，并與PLL1和PLL2輸出同步，以便對齊多個器件的時間，
AD9528產生最高頻率為1.25 GHz的六路輸出（輸出0至輸出3、輸出12和輸出13），以及最大頻率高達1 GHz的八路輸出，每一路輸出均可配置為直接從PLL1、PLL2或內部SYSREF發生器輸出，14路輸出通道的每一路都包含一個帶數字相位粗調功能的分頻器，以及一個模擬微調相位延遲模塊，允許全部14路輸出具有時序對齊的高度靈活性，AD9528還可用作靈活的雙通道輸入緩沖器，以便實作14路器件時鐘和/或SYSREF信號的分配，上電時，AD9528直接向輸出12和輸出13發送VCXO信號，用作上電就緒時鐘，
應用
高性能無線收發器
LTE和多載波GSM基站
無線和寬帶基礎設施
醫療儀器
為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時鐘；
支持JESD204B 低抖動、低相位噪聲時鐘分配
自動測驗設備(ATE)和高性能儀器儀表
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/272597.html
標籤：其他
上一篇：Linux--基礎IO