目錄
- 實驗目的：
- 第1關：漢字字庫存盤芯片擴展實驗
- 第2關：MIPS暫存器檔案設計
- 第3關：MIPS RAM設計
- 第4關：全相聯cache設計
- 第5關：直接相聯cache設計
- 第6關：4路組相連cache設計
- 第7關：2路組相聯cache設計
- 總結：
實驗目的：
1、理解計算機中的重要部件：存盤器，
2、學習存盤擴展的基本方法，能利用所學理論知識進行設計 MIPS 暫存器堆、MIPS RAM 存盤器，
3、能夠利用所學習的 cache 的基本原理設計直接相聯、全相聯，組相聯映射的硬體 cache，
第1關：漢字字庫存盤芯片擴展實驗
漢字點陣為1616位，需要8片16K32位ROM來存盤點陣資訊，我們需要用4片4K32位ROM代替其中一片16K32位ROM，4K需要12根地址線，16K需要14根地址線，所以高位多余的兩位作為片選信號，我們需要一個資料選擇器，來進行選擇輸出那一片ROM中的資料，再根據資料進行分析，資料的最后兩位是選片區的，所以將最后兩位直接輸入到選擇器選擇短，最后將資料對應連接，及可得到電路，
第2關：MIPS暫存器檔案設計
MIPS擁有32個通用暫存器，一個pc暫存器，一個HI和LO暫存器，另外協處理器也有自己的暫存器，如CP0有32個單獨的暫存器，浮點協處理單元也有自己獨立的暫存器，
第3關：MIPS RAM設計
Logisim 中 RAM 組件只能提供固定的地址位寬，資料輸出也只能提供固定的資料位寬，訪問時無法同時支持位元組/半字/字三種訪問模式，實驗要求利用4個8位的 RAM 組件進行擴展，設計完成既能按照8位、也能按16位、也能按照32位進行讀寫訪問的32位存盤器，最終存盤器引腳定義如下圖，
按Ctrl+K啟動后，可以看到PASS
第4關：全相聯cache設計
學生掌握 cache 實作的三個關鍵技術：資料查找，地址映射，替換演算法，熟悉譯碼器，多路選擇器，暫存器的使用，能根據不同的映射策略在 Logisim 平臺中用數字邏輯電路實作 cache 機制，
第5關：直接相聯cache設計
第6關：4路組相連cache設計
第7關：2路組相聯cache設計
總結：
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/272642.html
標籤：其他