【系列專欄】：博主結合作業實踐輸出的，解決實際問題的專欄，朋友們看過來！
《QT開發實戰》
《嵌入式通用開發實戰》
《嵌入式Linux開發實戰》
目錄
【問題】
【問題定位】
【問題根因】
【解決方法】
【運放的選型引數】
【問題】
使用運放設計的40倍差分放大電路，偏置電壓1V，測驗時發現輸入0V時，5pcs有1pcs輸出約1.17V，跟預期的不符，應該輸出都是1V才對，
這里補充下差分放大電路相關的設計：
如上圖，依舊遵循運放的虛短和虛斷特性，當R56=R40，R47=R55時，差分計算可以簡化為：
當需要加偏移電壓時，就是下面的效果：在有ADC不支持負壓時，加偏移電壓很有用，
根據疊加原理：
【問題定位】
1）做交叉測驗：即OK的外圍電路上的運放A，和到確認有問題的外圍電路上的運放B互換，交叉測驗后故障跟隨運放B走，這時可以確認是這個運放B的問題了，
2）再次更換全新的運放V替換運放B：做這一步是為了再確認下是不是焊接的時候，或其他操作導致運放故障了（雖然這種可能性很小，但是嚴謹一些吧），所以更換個全新的運放做下確認，結果出乎意料，問題又復現了，這時意識到問題應該沒有這么簡單，這是一個偏共性的問題，
3）查看運放的手冊，確認這個運放的引數：
可以看到這個運放的輸入失調電壓有點太大了，最大值+-4.5mV，按我們電路設計的40倍放大，4.5mV*40=0.18V，0V輸入時疊加1V的偏置就是1.18V，和實測的現象是吻合的，
【問題根因】
經過一系列的折騰，最后確認是運放選型沒有做好，這個運放的輸入失調電壓太大了，而且確實影響到了設計應用，前端的差分信號最小就會到5mV，這樣的失調電壓會導致測出的信號不準確，
【解決方法】
重新進行運放選型，選一個輸入失調電壓小一點的運放MCP6V14，輸入失調電壓僅8uV，經實測輸入0V，輸出1V，基本沒有影響，
【運放的選型引數】
正好把運放的選型引數整理了下，后面不能再犯這樣低級的錯誤了，以下部分參考，
1、輸入失調電壓 VIO（input offset voltage）：
集成運放輸出端電壓為零時，兩個輸入端之間所加的補償電壓，輸入失調電壓實際上反映了運放內部的電路對稱性，對稱性越好，輸入失調電壓越小，一般Vos約為1~10mV，高質量的運放Vos在1mV以下，
2、輸入失調電壓溫漂（Input Offset Drift with Temperature）：ΔVOS/ΔTA
在給定的溫度范圍內，輸入失調電壓的變化與溫度變化的比值，這個引數實際是輸入失調電壓的補充，便于計算在給定的作業范圍內，放大電路由于溫度變化造成的漂移大小，一般運放的輸入失調電壓溫漂在±10~20μV/℃之間，精密運放的輸入失調電壓溫漂小于±1μV/℃
3、輸入失調電流 IIO（input offset current）
當運放的輸出直流電壓為零時，其兩輸入端偏置電流的差值，輸入失調電流同樣反映了運放內部的電路對稱性，對稱性越好，輸入失調電流越小，
4、輸入失調電流溫漂：
在規定作業溫度范圍內，輸入失調電流隨溫度的變化量與溫度變化量之比值，它是指II0 在規定作業范圍內的溫度系數，也是衡量運放受溫度影響的重要指標，通常約為（1～50）nA/C，高質量的約為幾個pA/C，
5、差模開環直流電壓增益 (open loop voltage gain) ：
差模開環直流電壓增益定義為當運放作業于線性區時，運放輸出電壓與差模電壓輸入電壓的比值，由于差模開環直流電壓增益很大，大多數運放的差模開環直流電壓增益一般在數萬倍或更多，用數值直接表示不方便比較，所以一般采用分貝方式記錄和比較，一般運放的差模開環直流電壓增益在 80~120dB之間，實際運放的差模開環電壓增益是頻率的函式，為了便于比較，一般采用差模開環直流電壓增益，
6、共模抑制比 (common mode rejection ratio) ：
電源電壓抑制比定義為當運放作業于線性區時，運放輸入失調電壓隨電源電壓的變化比值，電源電壓抑制比反映了電源變化對運放輸出的影響，目前電源電壓抑制比只能做到80dB左右，所以用作直流信號處理或是小信號處理模擬放大時，運放的電源需要作認真細致的處理，當然，共模抑制比高的運放，能夠補償一部分電源電壓抑制比，另外在使用雙電源供電時，正負電源的電源電壓抑制比可能不相同，
7、轉換速率 (壓擺率)(slew rate)SR：
運放轉換速率定義為，運放接成倍訓條件下，將一個大信號（含階躍信號）輸入到運放的輸入端，從運放的輸出端測得運放的輸出上升速率，
由于在轉換期間，運放的輸入級處于開關狀態，所以運放的反饋回路不起作 用，也就是轉換速率與倍訓增益無關，轉換速率對于大信號處理是一個很重要的指標，對于一般運放轉換速率SR<=10V/μs，高速運放的轉換速率 SR>10V/μs，目前的高速運放最高轉換速率SR達到 6000V/μs，這用于大信號處理中運放選型，
8、電源抑制比：PSRR（power supply rejection ratio）
PSRR是反映電源的供電電壓的紋波對輸出電壓的影響的重要引數，PSRR值越高越好，
計算公式為PSRR = 20log[(Ripple(in) / Ripple(out))]，例如：AD8541的的PSRR典型值75.假設供電電源紋波為20mV，那么反映到輸出電壓的紋波為3.6uV（自行計算），
以上是運放的常見基本引數，下面對運放的一些其他引數和性能做解釋，
→建立時間：
建立時間定義為，在額定的負載時，運放的倍訓增益為1 倍條件下，將一個階躍大信號輸入到運放的輸入端，使運放輸出由0 增加到某一給定值的所需要的時間，由于是階躍大信號輸入，輸出信號達到給定值后會出現一定抖動，這個抖動時間稱為穩定時間，穩定時間+上升時間=建立時間，對于不同的輸出精度，穩定時間有較大差別，精度越高，穩定時間越長，建立時間是一個很重要的指標，用于大信號處理中運放選型，
→輸出阻抗：
輸出阻抗定義為，運放作業在線性區時，在運放的輸出端加信號電壓，這個電壓變化量與對應的電流變化量的比值，在低頻時僅指運放的輸出電阻，這個引數在開環測驗，
→單位增益帶寬GB：
單位增益帶寬定義為，運放的倍訓增益為1 倍條件下，將一個恒幅正弦小信號輸入到運放的輸入端，從運放的輸出端測得倍訓電壓增益下降 3db（或是相當于運放輸入信號的0.707）所對應的信號頻率，單位增益帶寬是一個很重要的指標，對于正弦小信號放大時，單位增益帶寬等于輸入信號頻率與該頻率下的最大增益的乘積，換句話說，就是當知道要處理的信號頻率和信號需要的增以后，可以計算出單位增益帶寬，用以選擇合適的運放，這用于小信號處理中運放選型，
作于202106081810，已歸檔
———————————————————————————————————
本文為博主原創文章，轉載請注明出處！
若本文對您有幫助，輕抬您發財的小手，關注/評論/點贊/收藏，就是對我最大的支持！
祝君升職加薪，鵬程萬里！
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/286715.html
標籤：其他