1、GPIO
- 通用可編程IO介面，
- 對于簡單的外圍設備或者電路，需要CPU為之提供控制手段，僅僅需要一位開關電路
- 介面至少有兩個暫存器（通用IO控制暫存器和通用IO資料暫存器），資料暫存器的各位都直接引到芯片外部，而對于這種暫存器中的每一位的作用，即每一位的信號的流通方向，則可以通過控制暫存器中對應位獨立的加以設定，
2、SPI
- 高速、全雙工、同步的串行通信總線，
- 主要應用EEPROM、FLSH、ADC等慢速外設器件通信），
- 主從方式進行作業，至少一個主設備，普通串行通信至少一次傳輸8位，SPI可以一位一位傳輸，因為SCK時鐘線由主控設備控制，
- 4條線，串行時鐘線（SCK），主機輸入和從機輸出資料線（MISO），主機輸出和從機輸入資料線（MOST），低電平有效的從機選擇線(CS)，CS從設備使能信號，由主設備控制，只有該信號為預先規定的使能信號，對該芯片的操作才有效，這就允許再統一總線上連接多個SPI設備，
- 點對點通信中，介面不需要進行尋址操作，但是沒有指定的流控制，沒有應答機制確認是否接收到資料，
3、PCI
- Peripheral Component Interconnect外圍器件互聯，一種區域并行總線標準，支持32位和64位兩種位寬，時鐘頻率位33MHZ，
- PCI總線是樹形結構，獨立于CPU總線，可以和CPU總線并行操作，PCI總線上可以掛接PCI設備和PCI橋片，
- PCI總線上只允許有一個主設備，其余均為從設備，而且讀寫操作只能在主從設備之間，從設備之間的資料交換需要通過主設備中轉，
4、AXI4
- 新一代FPGA中采用的基本都是AXI4總線協議，
- 分離的地址/控制、資料相位；
- 基于BURST的傳輸，只需要傳輸首地址；
- 使用位元組線來支持非對齊的資料傳輸；
- 分離的讀、寫資料通道，提供低功耗DMA；5個獨立的傳輸通道（讀地址/寫地址，讀資料/寫資料，寫回應通道）
- 支持多種尋址方式；支持亂序傳輸；
5、UART
通用串行異步收發協議；包含TTL電平的串口和RS_232電平的串口，TTL是一種電平邏輯，晶體管-晶體管邏輯，(當輸入電壓高于2V，邏輯1………)，單片機介面一般為TTL電平，RS-232，為負邏輯，（負12V代表高電平邏輯1，正12V代表低電平邏輯0）
三條線：TX,RX,GND
TX：發送資料端，連接對面設備RX；
RX：接收資料端，連接對面設備TX；
GND：保證兩設備有統一的參考平面，
6、IIC
-
-
- 串行半雙工總線，兩線式一條是雙向串行資料線SDA，一條是串行時鐘線SCL；用于連接微控制器及其外圍設備，多用于主控制器和從器件之間的主從通信，在小資料量場合使用，傳輸距離短，任意時刻只有一個主機，
- 在CPU與被控IC之間，IC和IC之間進行雙向傳送，高速IIC總線可以到達400kbps以上；傳輸速率小于SPI；
- IIC主設備：主要產生時鐘，產生起始信號和停止信號；IIC從設備：可編程的IIC地址檢測，停止位檢測；
- IIC支持多主控，支持不同速率的通訊速度；
- SCL和SDA都需要上拉電阻，保證資料的穩定性，減少干擾；
- 為了避免總線信號的混亂，要求各設備連接到總線的輸出時必須是漏極開路（OD）輸出或者集電極開路（OC）輸出，
- IIC總線三種型別信號：開始信號，終止信號和應答信號（后兩個信號可不要）
- 起始信號：SCL為高期間，由高到低（主機發送）
- 終止信號：SCL為高期間，由低到高（主機發送）
- 每發送一個位元組，等待應答信號（接收端拉低DSA資料線），然后再繼續發送
- 總線尋址：在起始信號之后，發送一個位元組資料，包括從機地址和讀/寫命令，用來尋址
-
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/297650.html
標籤：其他
上一篇：上位機與下位機簡介
下一篇：工程設備資料管理APP