# FPGA modelsim
示例中的仿真結果和我的為什么差這么多，下面是圖片和測驗代碼
我的仿真波形
示例仿真波形
求教，求教
測驗原始碼：
0 `timescale 1ns/1ps
1
2 module infrared_tb();
3
4 reg clk, rst_n;
5 reg key;
6 wire tx;
7 wire [7:0] show_data;
8
9 //因為我們代碼中只發送一次資料，所以可以把key一直拉低
10
11 initial begin
12 clk = 1;
13 rst_n = 0;
14 key = 1;
15
16 #100.1 rst_n = 1;
17
18 #200 key = 0;
19
20 end
21
22 always # 10 clk = ~clk;
23
24 infrared dut(
25 .clk(clk),
26 .rst_n(rst_n),
27 .key(key),
28 .tx(tx),
29 .rx(rx),
30 .seg1(seg1),
31 .seg2(seg2)
32 );
33
34 endmodule
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/37479.html
標籤：硬件設計