SDRAM從發展到現在已經經歷了五代，分別是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，第五代DDR4 SDRAM。第一代SDRAM采用單端（Single-Ended）時鐘信號,第二代、第三代與第四代由于作業頻率比較快，所以采用可降低干擾的差分時鐘信號作為同步時鐘。SDR SDRAM的時鐘頻率就是資料存盤的頻率，資料讀寫速率也為100或133MHz。
記憶體芯片想要作業的話，必須要與記憶體控制器有所聯系，同時對于一個電氣元件，電源供應也是必不可少的，而且資料的傳輸要有一個時鐘作為觸發參考。因此SDRAM在封裝時就要留出相應的引腳以供使用。電源與時鐘的引腳就不必多說了，可以想象一下應該有那些控制引腳呢？
從記憶體尋址的步驟縷下來就基本明白了，從中就能了解記憶體作業的大體情況。這里需要說明的是SDRAM有著自己的業界設計規范，在一個容量標準下，SDRAM的引腳/信號標準不能只考慮一種位寬的設計，而是要顧及多種位寬，然后盡量給出一個通用的標準，小位寬的芯片也行會空出一些引腳，但高位寬的芯片可能就全部用上了。不過容量不同時，設計標準也會有所不同，一般的容量越小的芯片所需要的引腳也就也少。
(1)首先我們知道記憶體控制器要先確定一個芯片，然后才對芯片進行尋址操作。因此要有一個片選信號，它用來選擇芯片。被選擇的芯片將接識訓讀取資料，所以要有一個片選信號。
(2)接下來對被選中的芯片進行同一的L-Bank的尋址，目前SDRAM中L-Bank的數量最高為4個，所以要兩個L-Bank地址信號。
(3)最后就是對選中的芯片進行同一的行/列尋址。地址線數量要根據芯片的組織結構分別設計了。但在相同容量下，行數是不變，只有列數會根據位寬而變化，位寬越大而列數越少，因為所需的存盤單元已經減少了。
(4)找到存盤單元后，被選中的芯片就要進行統一的資料傳輸，那么肯定要有與位寬相同數量的資料I/O通道才行，所以肯定要有相應數量的資料線引腳。
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/57896.html
標籤：非技術區
上一篇：【keil C51】中的【C語言】轉換【匯編語言】遇到的問題
下一篇：PCIE傳輸資料奇偶問題