在測驗FPGA與phy間的信號完整性時，發現眼圖質量有問題，圖形如下
測驗方法如下圖，已經很靠近接收端了，而且fpga內部使能了100歐匹配
實在不知道這個問題是如何產生的，請各位大神指導！
uj5u.com熱心網友回復：
調節下FPGA的驅動能力，目前的是多少？uj5u.com熱心網友回復：
你好，有試過加內部上拉，但是沒有什么效果uj5u.com熱心網友回復：
能不能畫上傳一下那一塊的電路圖看看？uj5u.com熱心網友回復：
多謝幫助，大概畫了一個草圖
uj5u.com熱心網友回復：
補充一下，phy和fpga之間的走線是按照50歐姆做的，電容均靠近接收端uj5u.com熱心網友回復：
用的什么型號的PHY ，PHY 芯片有個Radj 擺幅調節電阻,可以試試。看你的這個簡圖。可以理解為兩個百兆的PHY 對接？
uj5u.com熱心網友回復：
1）PHY用的AR8033，試過調節輸出電壓的peak to peak，除了眼睛高一點，別的沒啥變化。2）我們試過phy的輸出和fpga斷開，并加一個端接電阻，測出來的眼圖質量很好（下圖），但是接上fpga就變差，所以覺得跟輸出的關系不大
3）又做了一個測驗：將fpga輸出差分信號到自己的另外一對差分管腳，外部加100歐，測出來的效果如下，上升沿不單調，眼圖交點很大
uj5u.com熱心網友回復：
1. PHY芯片的驅動能力問題。2.FPGA里面設定的差分，偏置電阻設定的太小（百歐姆），造成FPGA吃了太多的電流。可以查一下FPGA那邊設定的偏置電阻是多少？
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/61320.html
標籤：硬件設計