做了一個雙精度浮點數乘法器，需要在FPGA板子上驗證，想用串口除錯工具，從電腦上輸入兩個64位資料，然后再在電腦上輸出結果，有沒有大佬可以指點一下串口的接收和發送的Verilog HDL程式應該怎么寫.
主要是要輸入兩個雙精度浮點數64位，然后再接收到結果，剛接觸，不太明白串口這塊應該怎么定義
uj5u.com熱心網友回復：
FPGA要自己寫代碼模擬uart，不想單片機自帶uart硬體
uj5u.com熱心網友回復：
所以就是不太明白這個串口的代碼程式應該怎么寫才能實作我想要的功能
uj5u.com熱心網友回復：
你看我的博客，有篇是uart的uj5u.com熱心網友回復：
不知道你對FPGA是否了解很深，我這邊有一份串口通訊的程式。uj5u.com熱心網友回復：
了解的不深，剛入門，這個串口通信的還沒接觸過，我也看了有寫串口8位轉32位的程式，但是我這個程式要輸入兩個雙精度數，就相當于128位，還沒弄明白怎么寫這個程式，希望大佬可以指導一下我
uj5u.com熱心網友回復：
百度上串口通信很多代碼，可以直接用。分配好管腳、頻率設定好。至于雙精度需要自己去轉換。uj5u.com熱心網友回復：
仿真串口的硬體邏輯：根據波特率設定值確定每位時長；
根據起始位位數確定起始位；
判斷起始位，然后比如8個脈沖讀一位數，讀到的結果如果如果如果多于5個脈沖值為1，則判斷該位為1，如果多于5位為0，則判斷改位為0
根據位數設定確定每位元組需要接收位數
根據停止位設定，確定下一個位元組的開始（其實可以根據起始位確定下一個位元組的開始）
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/61340.html
標籤：硬件設計
下一篇：下面這塊板是開源的嗎，求原理圖！