保留進位加法器(CSA)是加法器中速度很快的一種,其結構也比行波進位加法器等要稍微復雜,求一個CSA加法器的verilog實作。
uj5u.com熱心網友回復:
module CSA4(input [3:0] opa,
input [3:0] opb,
input [3:0] ci,
output [3:0] sum,
output [4:0] co
);
assign sum=opa^opb^ci;
assign co=(opa&opb|opa&ci|opb&ci)<<1;
endmodule
轉載請註明出處,本文鏈接:https://www.uj5u.com/qita/79938.html
標籤:硬件設計
