簡易頻譜分析儀
【摘要】本簡易頻譜分析儀由模擬高中頻部分、顯示處理部分和波形控制部分組成。模
擬高中頻部分采用了二次混頻結構，混頻采用模擬乘法器實作，第一級掃頻本振和第二
級點頻本振均采用 DDS 技術產生，濾波器采用不同 Q 值的晶體濾波器，檢波采用經典的
AM 非相干檢波。示波器的顯示采用 FPGA 控制，DDS 的配置和系統的總體控制采用單片
機完成。系統采用了獨特的一鍵式自動測量，操作簡單。系統整體指標好，頻率分辨力
達到了 200Hz，能夠正確識別調幅、調頻和等幅波三種波形及其調制帶寬。 【關鍵詞】 頻譜分析儀 晶體濾波器 直接數字合成 示波器
【Abstract】：This simple spectrum analyzer is composed of HF/IF circuits, display processing and
waveform controlling. The HF/IF circuits adopt dual conversion architecture. The mixers are implemented
by analog multipliers while the first LO for sweep frequency and the second LO for point frequency are
both generated by DDS. The filters are active crystal filters with different Q value. Detectors are classical
incoherence AM detectors. The displaying on an oscilloscope is controlled by a FPGA, and the
configurations of DDS chips and the controls of the whole system are accomplished by a MCU. The
operation about the spectrum analyzer is very simple because a special automatic mode called one key
measurement is adopted, and the system specifications are so excellent that the frequency resolution is up
to 200Hz and the FM, AM and CW signals and their bandwidths can be recognized automatically.
【Key Words】Spectrum analyzer, Active Crystal Filter, DDS, Oscilloscope
一、總體方案設計
1．總體設計
題目給出了簡易頻譜分析儀的原理參考框圖，如圖 1。
2．總體方案的論證與比較
根據外差式頻譜分析儀的原理，圖 1 中方案實作的關鍵在于本機振蕩器、混頻器、
濾波器和檢波器等高中頻部分。各部分方案如下：
1)本機振蕩器方案：圖 1 中本機振蕩器的輸出應為線性的掃頻輸出，其輸出的頻率
范圍應與輸入信號的測驗范圍一致。產生線性掃頻輸出的方法有兩種：壓控振蕩器法和
直接數字合成法。壓控振蕩器（VCO）法采用線性的鋸齒電壓輸入去控制其輸出的頻率，
其優點是電路簡單，缺點是頻率控制的精度較差，在頻率范圍較大時掃頻的線性性難以
保證，從而影響到頻譜分析儀的頻標精度；直接數字合成（DDS）法采用數字方式直接
合成所需的波形，因而其輸出頻率的分辨力和精度高，寬范圍掃頻輸出的線性好，有許
多現成的 DDS 集成電路可供選擇，其缺點是 DDS 的配置和控制時序相對復雜，需要單片
機或可編程器件進行控制。
2)混頻器方案：圖 1 中的混頻器可以利用二極管的非線性實作或采用集成的模擬乘
法器實作。采用二極管實作時因分立元件較多，因此電路較為復雜，除錯也相對困難， 而模擬乘法器的電路和除錯都相對容易。
3)濾波器方案：圖 1 中的濾波器也是整個頻譜分析儀實作的關鍵環節，它決定了頻
譜分析儀輸出頻譜的分辨力和形狀。常用的濾波器有 LC 濾波器、陶瓷濾波器和晶體濾
波器等種類。LC 濾波器可以利用計算機輔助軟體設計出各種型別和特性要求的濾波器，
但其設計和除錯的程序相對復雜，而且其 Q 值很難做高；陶瓷濾波器有許多現成的標準
商品可供選擇，Q 值較高，但其頻率范圍和作業頻點較少，插入損耗較大；晶體濾波器
最大的優點是 Q 值很高，既有標準的現成商品可供選擇，也可以利用晶體諧振器電路實
現，從而使得其作業頻率的選擇更加靈活。
4)檢波器方案：圖 1 中的檢波器作用是完成輸出調幅信號的解調，采用經典的 AM
非相干檢波電路即可。另外，采用高速的資料采集和處理器件，還可以直接對混頻、濾
波后的中頻信號進行采樣和濾波、檢波處理，使得系統的設計和除錯更加靈活、方便，
系統達到的指標更好。但是該方法涉及的知識較深、演算法較多、高速信號采集和處理的
電路復雜，實作較為困難。混頻器 放大器 示波器
本機振蕩器 掃頻發生器
信號處理
電路
顯示
電路
輸入
X
Y
L x f - f x f Lf 檢波器 濾波器 圖 1 參考原理框圖3
5)顯示控制方案：題目要求頻譜分析儀的輸出借助示波器來顯示。示波器的顯示除 了需要將解調后的信號輸入到其 Y 軸外，還需要同步產生一個線性鋸齒電壓給 X 軸。頻
標則可以利用 Z 軸或其他方式實作。另外，系統還要求能夠自動識別不同的調制信號。 為此，系統中還需要一個資料采集和處理系統，以完成對示波器顯示的控制和對信號的
處理和識別。
6)總體方案：綜上所述，頻譜分析儀的總體方案可分為三種: 如圖 2(a)、(b)、(c)。 混頻器 放大器 示波器 VCO 鋸齒電壓發生器
識別
處理器
A/D
采樣
輸入
X
檢 Y
波器 濾波器 (a) 方案一
顯示控制器 頻標產生器
液晶
顯示
混頻器 放大器
DDS 顯示控制
識別處理
A/D
采樣
輸入
X
Y
檢波器 濾波器(b) 方案二
Z
鍵盤輸入
配置控制器
鍵盤輸入 液晶顯示
示波器 混頻器 放大器
DDS 中頻處理
顯示控制
A/D
采樣
輸入 濾波器 (c) 方案三
配置控制器
鍵盤輸入 液晶顯示
示波器 圖 2 頻譜分析儀的實作方案
Z
X
Y
4
上述方案中，方案一采用 VCO 作為本振來實作掃頻輸出，檢波后的信號直接送入到
示波器的 Y 軸。鋸齒波發生器輸出的鋸齒波電壓在驅動 VCO 掃頻的同時，輸入到示波器
的 X 軸進行水平掃描。頻譜分析所需的頻標由顯示控制器產生并輸出到示波器的 Z 軸來
實作。這種方案的主要缺點有兩個：一是頻譜分析的頻率范圍所對應的掃頻電壓范圍是
變化的，而示波器 X 軸掃描所需的掃描電壓范圍是固定的，兩者難以同步；二是在高分
辨頻譜分析時，掃頻的速度一般較慢，慢速的頻譜信號在一般示波器上不能獲得連續的
波形。
針對方案一的缺點，方案二將本振掃頻的驅動和示波器 X 軸的掃描分開。本振掃頻
采用高精度高解析度的 DDS 實作。經檢波后的信號首先經 A/D 采樣后送入顯示控制與識
別處理器進行快取，然后由顯示控制經 D/A 快速地同步輸出頻譜信號和掃描信號至示波
器的 X 軸和 Y 軸，以使示波器顯示出穩定清晰的頻譜波形。頻譜分析所需的頻標由顯示
控制器同步產生，輸入到示波器的 Z 軸實作。
方案三是在方案二的基礎上，直接對混頻后的中頻信號進行采樣處理。該方案的優 點是采用數字方法對信號進行二次濾波和檢波處理，因此可以通過配置不同階數和系數 來調整數字濾波器的通帶寬度，以自動地適應不同掃頻速度和不同頻譜分辨力的要求。
7)最終實施方案：綜合比較上述三個方案的優缺點，結合題目的要求和我們自身的
技術特點，我們選用方案二作為實施方案。在實施方案中，為了適應不同的掃頻速度和
頻譜分辨力的要求，結合實際濾波器的選頻特性，系統采用了二次混頻、濾波的結構，
第二次混頻所需的本振也采用 DDS 實作，以靈活地選擇本振頻率和相應的二中頻頻率。
兩級混頻器均采用模擬乘法器實作，檢波采用經典的 AM 非相干檢波，濾波器選用不同 Q
值的晶體濾波器。另外，為了增大輸入信號的動態范圍，在輸入還增加了一級輸入放大 電路，如圖 3。
二、理論分析與計算
1．本機振蕩器 1 的掃頻范圍和濾波器 1 的中心頻率
題目要求的輸入頻率測量范圍為 1MHz~30MHz，為了防止混頻時產生射頻泄漏，混頻
器的輸出濾波器中心頻率就必須大于 30MHz。考慮到中頻濾波器的實際選頻特性，取中 信號調理 電平指示
增益控制
輸入信號
DDS 本振 1
中頻帶通
濾波器 1
DDS 本振 2
單片機、模數轉換
示波器顯示
控制器
X 軸Y 軸Z 軸
檢波
濾波
檢波
濾波
中頻帶通
濾波器 2 圖 3 實際系統框圖
5 頻帶通濾波器 1 的中心頻率為 34.3MHz。從頻譜分辨力的角度看，中頻帶通濾波器 1 的 通帶寬度是越小越好，然而由于其輸入為掃頻信號，為了保證其輸出具有一定的強度， 窄的帶寬就要求低的掃頻速率。而低的掃頻速率在大范圍掃頻時就需要長的掃頻時間，
從而影響儀器的資料輸出率。因此我們選擇帶通濾波器 1 的通帶大于 1KHz，在第二級混
頻時再采用不同通帶寬度的濾波器來滿足掃頻時間和頻率分辨力的不同要求。
中頻濾波器中心頻率選定后，為了防止混頻、濾波后出現鏡頻現象，本振 1 掃頻的
最低頻率應大于等于 30MHz。如取掃頻的最低頻率為 20MHz,則當輸入頻率為 10MHz、本
振頻率為 24.3MHz 和 44.3MHz 時，其混頻輸出均為 34.3MHz，頻譜輸出將出現兩次，從 而被認為是兩個不同的輸入頻率，就是鏡頻現象。為此，取本振的掃頻范圍為
34.3MHz~66.3MHz，此時對應的輸入頻率測量范圍為 0MHz~32MHz，能夠滿足題目要求的
1MHz~30MHz 的輸入頻率測量范圍。 2．本機振蕩器 2 的頻率和濾波器 1~2 的通帶寬度
題目中基本要求部分要求的頻率分辨力為 10KHz，但在發揮部分要求能夠識別調制
頻率為 1KHz、頻偏為 20KHz 的 FM 信號，為此應將頻譜分析儀的分辨力設計為 1KHz 以下， 也就是要求二級中頻帶通濾波器 2 通帶寬度小于 1KHz。為了滿足掃頻時間和頻率分辨力
的要求，中頻帶通濾波器 2 的通帶寬度取為 200Hz。同時為了除錯方便并且頻率穩定度
高，本機振蕩器 2 亦采用 DDS 來實作。考慮到 AM 檢波器對載波的要求，本振 2 頻率選 擇就使其輸出中頻的頻率遠大于其幅度變化的頻率。我們選擇濾波器的中心頻率為
3MHz，則相應的本振 2 的頻率選為 37.3MHz。 3．掃頻時間和 A/D 采樣速率
由于最終的視頻信號提取的是前面窄帶濾波器對混頻后的信號的回應，我們知道電
子系統的回應速度和其作業的帶寬有著密切的聯系，帶寬越窄，回應速度越慢，為了保
證在各級掃描的時候系統能夠充分地回應，進而確保視頻信號不會產生失真，掃描的速
度應當有一個上限。在具體實作的程序中，掃頻的速度由當前的頻譜解析度下所使用的
窄帶濾波器的帶寬決定。具體實作程序中可通過多次試驗得出不同頻譜解析度下的最佳
掃頻速度。 帶通濾波器的回應經過檢波和低通濾波得到視頻信號，由 A/D 采集送入信號處理系
統同時控制示波器顯示，A/D 采樣速率以能夠恢復視頻信號為原則，其最小速率應當大 于視頻信號最高頻率的兩倍，最大速率取決于系統回應速度，本次設計中將 A/D 的采樣 速率同掃描速率相等，即每掃一個新的點頻之前對當前視頻信號采樣，取得系統對當前
點頻的回應，這樣在當前點頻下系統擁有當前掃頻速率下最大的建立時間，只需要改變
掃頻速率就能夠實作在不同頻率解析度下提取充分的視頻資訊。實際設定的速率見第三
部分第 5 小節。 4．調幅波、調頻波和等幅波的識別原理
如果調制信號為單音余弦波 f (t) = cos(wt) ,則 AM 調幅波運算式為:
v(t) V (1 m cos( t) cos( t) = cm + a W wc 其中ma 為調制指數。Vcm 為載波振幅。
福星電子網 www.fxdzw.com
6 該調幅波在頻譜上有三根譜線如圖 4 所示：
圖 4 調幅波頻譜示意圖 單音調頻信號的頻譜相對復雜很多，但其主要特征可以簡要描述如下：
設調制信號頻率為W ,調制頻偏為DF，則信號帶寬近似為 BW=2DF,譜線間間隔為調
制信號的頻率W，而各個譜線的高度是由貝塞爾函式運算得到。其譜線如圖 5 所示：
圖 5 單音調頻波頻譜示意圖
等幅波在頻譜上為一條豎線。如圖 6： 圖 6 等幅波頻譜示意圖
綜上所述，等調信號的功率在頻譜上最集中，而調頻信號的功率在頻譜上最分散，調幅
波則介于兩者之間。因此，利用三種信號頻譜分布特征的不同，就可以在頻譜上對三種
信號進行識別。識別的具體步驟為：
第一步：在整個掃頻范圍內，找出信號頻譜的最大值；
第二步：以低于最大值一定比例的值為閾值，求出大于等于閾值的頻譜寬度；
第三步：在頻譜寬度內求出譜線幅度的平均值； 第四步：用求得的幅度平均值對幅度最大值進行歸一化； 第五步：由歸一化后的幅度最大值的相對大小來識別等幅、調幅和調頻三種信號。
三、主要電路設計
1．輸入信號調理及增益控制部分
1) 設計要求及設計程序
由于輸入信號有效值在 20mV+5mV 之間，幅度較小，需要進行放大，以便后
面的一系列處理，在這里我們設計了電平指示和預增益調整電路，為滿足較大
的動態范圍，設計使用AD603做壓控增益，由單片機DAC輸出直流電壓調節AD603
的增益，由于 AD603 帶寬為 90MHz，足夠滿足本次設計要求，輸出電壓最大為
1Vpp，增益控制范圍-11dB~33dB，其控制電壓和增益之間滿足如下關系：
( ) = 40 +10 VG Gain dB (1)
然而由于本題要求輸入電壓有效值較小，故需要進行較大的增益，為了不使 AD603 作業在較為極限的狀態（會導致較大諧波失真），我們考慮使用一級固定
增益的預放大，同時由該放大器完成輸入阻抗的匹配（50Ω），該運放我們選擇
了市場上較易買到的 OPA2652，該運算放大器為 BB 公司推出的用于寬帶緩沖 或者線路驅動器的高速電壓反饋型雙運放，增益為 1 時帶寬為 700MHz，本次
設計中將其作為輸入預放大級，作業在增益為 4 的同相輸入狀態下，其帶寬為
45~50MHz，并且輸出電阻 60mΩ，有很強的驅動能力。
輸入信號經過該 4 倍增益的預放大之后達到 200~300mVpp，送入 AD603 經
由單片機DAC控制AD603的增益，AD603之后利用預放大級的雙運放OPA2652
中的另外一個運放再作 2 倍增益后完成隔離輸出。并在輸出端接有電平表進行
電平指示。至此，輸入信號可以根據電平表指示非常方便的調整到混頻級的合 理輸入范圍。 然而，實際制作中發現，上述設計存在很多弊病，首先，使用同一片 OPA2652
內的兩個運放分別擔任小信號預放大和大信號緩沖輸出，本身就不是較安全的
選擇，由于片內雙運放之間不可避免的產生交調失真，緩沖級運放作業在 2Vpp
輸出電壓下，而輸入級運放作業在 56mVpp，極易受到緩沖級的干擾，此干擾很
快被 AD603 接收并放大，同時出現相位變化，以大信號的形式出現在輸出級的
運放上面，當某個固定頻率滿足了一定的相位條件后，出現可怕的自激反饋， 表現為正常信號上面疊加一個固定頻率的分量，甚至當 AD603 增益大過一定值 之后，出現嚴重自激振蕩，輸出端波形完全失真，出現了一個頻率為 73MHz、
幅度為運放輸出最大幅度的振蕩信號，這是我們預先沒有想到的。
發現問題后，我們馬上進行調整，輸入級只使用一片 OPA2652 中的一個運 放，并且按照其資料手冊推薦的連接方式在同相輸入端加入 500Ω 對地電阻，調 整反饋網路對輸入信號進行 4 倍增益，同時，片內的另外一個運放閑置不用，
以防止交調失真。再加入第二片 OPA2652，接受經 AD603 放大之后的信號，其
中一個運放接成電壓跟隨器驅動片內的另外一個運放，同時將信號經同軸線送 至一級混頻器。片內的另外一個運放接受電壓跟隨器的輸出并進一步放大 2 倍， 送入一個平均值檢波器，檢波器的輸出經低通濾波之后由一個改裝的模擬表頭
進行顯示。可用作輸入信號增益后電平的實時顯示，幫助調節輸入增益，保證
頻譜測量精度。
8 電路改進之后，自激振蕩的高頻分量已基本消除，下圖為改進前和改進后的
輸出信號 FFT 對比見圖 7： 圖 7 輸入放大電路改進對比 圖中信號的 2，3 次諧波是輸入信號本身就有的失真。
系統統調時，接入電平表頭之后發現指標經常在正常值附近以固定的低頻率
擺動（小于 5Hz），并且對人體靠近較為敏感，考慮可能為工頻干擾導致放大器
輸出含有較大的 50Hz 分量，與表頭的機械固有頻率諧振后導致指標擺動，故考 慮在信號輸入端加入交流耦合，同時利用交流耦合和 50Ω 輸入電阻形成一階高 通，截至頻點設定為千赫茲級別，可有效消除工頻干擾。我們首先對該電路形 式進行了簡單仿真，結果如圖 8，實際驗證基本符合仿真結果。 圖 8 輸入級交流耦合仿真
9
2)原理圖（圖 9）
圖 9 輸入放大級原理圖 2．DDS 掃頻及二本振的產生
1)設計要求及設計程序
本設計要求第一次混頻的本振頻率為掃頻輸入，并且該掃頻范圍及速率可精
確控制，掃頻程序中輸出幅度要求均等，為此，我們設計使用 DDS 原理完成這 項功能。
直接數字頻率合成(DDS)的常用實作方案有：通過 CPLD/FPGA 配合 DAC
實作和通過專用 DDS 芯片實作。本文次設計采用了后一種方案，因為專用 DDS
芯片集成了眾多數字部件，這種高度的集成化避免了因 PCB 布線造成的信號干 擾對系統性能的影響，提高了輸出信噪比，大大降低了功耗，簡化了硬體連接， 增加了系統的運行速度和可靠性，同時也大大縮短了開發周期。
本次設計選取的第一級本振的頻率范圍為 34.3~66.3MHz，為此我們選用了
AD 公司的專用 DDS 芯片 AD9954。AD9954 片上集成了采樣率高達 400MSPS
的 14 位 DAC，可以產生高達 200MHz 的正弦波，利用其數字可編程功能通過 串行 I/O 口向芯片寫入頻率變化和控制字可靈活的控制其頻率和相位。AD9954
內部還集成了一個 1024×32bit 的靜態 RAM，用以支持靈活的跳頻、跳相應用，
同時還支持用戶定義的線性掃頻操作。芯片還包含了一個高速片上比較器，可 用于需要輸出方波的場合。時鐘方面，AD9954 內部集成了振蕩電路，支持單晶
體驅動和外部時鐘驅動兩種模式，內部還帶鎖相環可以將外部時鐘倍頻 4～20
倍提作為系統時鐘，系統時鐘最高可達 400MHz。數字介面可支持通用 5V 標準。
并且具有多芯片同步功能。圖 10 為其內部原理框圖：
10
圖 10 AD9954 內部框圖
現將其作業原理簡述如下：DDS 核中最基本的部件包括一個相位累加器和
余弦 ROM 表和一個 DAC。相位累加器累加得到的值作為余弦相位即 ROM 地 址送入余弦 ROM 表，余弦表的輸出送 DAC 輸出成模擬信號。通過改變相位累 加器的累加步長就可以改變輸出信號的周期；將相位累加器輸出的相位加上一 個相位偏移量就能夠靈活的控制輸出信號的相位差；將查表的結果乘以一個幅 度控制字再送 DAC 輸出就可以方便的控制輸出信號的幅度。改變 ROM 表中存 儲的資料就可以輸出各種自定義波形。查表的頻率等于系統時鐘頻率，因此輸 出的信號只要通過一個固定截止頻率的低通濾波器就能夠濾掉采樣時鐘頻率。
由奈奎斯特采樣定律可以知道 DDS 輸出信號的最高頻率為系統時鐘頻率的一
半。本次設計我們使用 100MHz 有源晶體振蕩器為 AD9954 提供時鐘，在片內
配置為 4 倍頻作業，因此 DDS 實際采樣時鐘為 400MHz。本設計方案所需的最
高頻率 66.3MHz，采用 400MHz 時鐘的 AD9954 完全能夠滿足要求。
本次設計要求掃頻程序中相位連續，否則會出現其他頻譜分量，導致測量出 現錯誤，而 AD9954 掃頻方式是相位連續的，適合本方案應用。本系統共使用 兩片 AD9954，一片用于輸出第一次混頻所需的掃頻本振，另一片用于第二次混
頻所需的固定頻率本振信號的產生，配置采用串行介面由單片機控制。AD9954
模擬量輸出為差分電流輸出，同樣使用前述的 OPA2652 作為 I-V 轉換及輸出放 大。另外 DDS 的輸出信號中會含有 400MHz 的采樣時鐘頻率，本來需要一級濾
波器將其濾除，在這里我們直接利用運放在 2 倍放大的時候 200MHz 的帶寬特 性將采樣時鐘濾除。 AD9954 輸出頻率的穩定度取決于其外部時鐘的特性，本次設計使用了±
30ppm 的有源晶體振蕩器，片內四倍頻之后該擺動被放大 4 倍，達到+120ppm， 因此系統采樣時鐘的精確度為 10-4～10-3 ，對實際的頻譜測量產生的影響不大。
2)原理圖（見附錄一）
11
3．模擬乘法器混頻部分
1) 設計要求及設計程序
本系統設計使用模擬乘法器作為基本的混頻電路，因采用二次混頻結構一共 需要兩組模擬乘法器電路。
根據外差式頻譜儀的結構要求，一次混頻級要求帶寬大于 66.3MHz，并且
由于后面跟有濾波器（含插入損耗），混頻輸出要求有一定的驅動能力和電壓增 益。據此，我們選擇了 ADI 公司的 AD834 作為模擬乘法器 IC，其需要輸入差分 電壓不大于 2Vpp，開集電極差分電流滿幅輸出+4mA，帶寬 DC~500MHz，是目
前性能較好的模擬乘法器芯片，非常適合本次設計。 由于本次設計要求的頻率范圍較寬，為了保證較好的線性度和除錯時的快速 準確，在 AD834 的差分電流輸出級我們使用了基于高速運算放大器 OPA2652
的 I-V 轉換電路，保證了足夠的增益帶寬積。AD834 的輸入級阻抗匹配和隔離
輸出級也使用了 OPA2652。
第二級混頻功能結構與第一級混頻相同，而且帶寬指標較第一級更低，為了 降低系統設計時間，我們直接復制了第一級混頻的乘法器電路，同樣使用 AD834
和 OPA2652 配合完成。
2)原理圖（見附錄二）
4．帶通濾波器的設計
1)設計要求及設計程序
根據系統的總體設計，中頻帶通濾波器 1 的輸出在寬掃描時直接用于頻譜提 取，在細掃描時用于二次變頻時對鏡像頻率的抑制。其帶寬應當小于二次中頻，
同時為了防止在寬掃描時因掃描太快、濾波器太窄而造成頻譜資訊的丟失，其
帶寬不應當太小。二級中頻帶通濾波器 2 的輸出是作為細掃頻時頻譜提取，其
帶寬直接決定了最終的解析度，因此其通帶寬度越窄越好。
由于需測量的信號頻譜較寬，而模擬頻譜儀的關鍵部件——帶通濾波器本身 的性質（Q 值）決定了其中心頻率和帶寬之比，當 Q 值一定時中心頻率越高，
則帶寬也越大。常用的高頻窄帶濾波器有 LC 濾波器、陶瓷濾波器和晶體濾波器，
陶瓷濾波器的Q值一般為15~40，而晶體濾波器的Q值一般能夠達到1000~2000， 另外利用有源器件和晶體諧振器構成的有源窄帶濾波器，其 Q 值能夠做
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/9331.html
標籤：單片機/工控
下一篇：硬體設計