上拉（Pull Up ）或下拉（Pull Down）電阻（兩者統稱為“拉電阻”）最基本的作用是：將狀態不確定的信號線通過一個電阻將其箝位至高電平（上拉）或低電平（下拉），無論它的具體用法如何，這個基本的作用都是相同的，只是在不同應用場合中會對電阻的阻值要求有所不同，從而也引出了諸多新的概念，本節我們就來小談一下這些內容，
如果拉電阻用于輸入信號引腳，通常的作用是將信號線強制箝位至某個電平，以防止信號線因懸空而出現不確定的狀態，繼而導致系統出現不期望的狀態，如下圖所示：
在實際應用中，10K歐姆的電阻是使用數量最多的拉電阻，需要使用上拉電阻還是下拉電阻，主要取決于電路系統本身的需要，比如，對于高有效的使能控制信號（EN），我們希望電路系統在上電后應處于無效狀態，則會使用下拉電阻，
假設這個使能信號是用來控制電機的，如果懸空的話，此信號線可能在上電后（或在運行中）受到其它噪聲干擾而誤觸發為高電平，從而導致電機出現不期望的轉動，這肯定不是我們想要的，此時可以增加一個下拉電阻，
而相應的，對于低有效的復位控制信號（RST#），我們希望上電復位后處于無效狀態，則應使用上拉電阻，
大多數具備邏輯控制功能的芯片（如單片機、FPGA等）都會集成上拉或下拉電阻，用戶可根據需要選擇是否打開，STM32單片機GPIO模式即包含上拉或下拉，如下圖所示（來自ST資料手冊）：
根據拉電阻的阻值大小，我們還可以分為強拉或弱拉（weak pull-up/down），芯片內部集成的拉電阻通常都是弱拉（電阻比較大），拉電阻越大，電平能力越小，可以抵抗外部噪聲的能力也越小，拉電阻越小則相應的功耗也越大，因為正常信號要改變信號線的狀態也需要更多的能量，拉電阻越小則表示電平能力越強（強拉），可以抵抗外部噪聲的能力也越強（也就是說，不期望出現的干擾噪聲如果要更改強拉的信號電平，則需要的能量也必須相應加強），但是 在能量消耗這一方面，拉電阻是絕不會有所偏頗的，如下圖所示：
對于上拉電阻R1而言，控制信號每次拉低L都會產生VCC/R1的電流消耗（沒有上拉電阻則電流為0），相應的，對于下拉電阻R2而言，控制信號每次拉高H也會產生VCC/R2R 電流消耗（本文假設高電平即為VCC）
強拉與弱拉之間沒有嚴格說多少歐姆是強弱的分界，一般我們使用的拉電阻都是弱拉，這樣我們仍然可以使用外部控制信號將已經上/下拉的信號線根據需要進行電平的更改，
強拉電阻的極端就是零歐姆電阻，亦即將信號線直接與電源或地相連接，比如，對于EEPROM存盤芯片24C02應用電路，如下圖所示：
其中，E0,E1,E2（地址配置位）在應用中通常都是直接強上拉到電源VCC，或強下拉到GND，因為存盤芯片的地址在系統運行程序中是不會再發生變化的，同樣，芯片的寫控制引腳WC（Write Control）也被強下拉到GND，
原文地址：https://mp.weixin.qq.com/s/OuOwLWp_s2b3ADeybT_7D
轉載請註明出處，本文鏈接：https://www.uj5u.com/qita/413986.html
標籤：其他
下一篇：資料智能提升企業創新能力