微信公眾號更精彩
本專案基于Xilinx Zynq-7000系列SoC高性能處理器，集成PS端雙核ARM Cortex-A9 + PL端Kintex-7架構28nm可編程邏輯資源；可pin to pin兼容XC7Z035/XC7Z045/XC7Z100-2FF900，主要區別為PL側邏輯資源不同，后續會針對該系列芯片進行詳細介紹，本專案開發以XC7Z045-2FF900為例進行開發，本次案例是基于小編多年開發經驗，結合現有主流技術開發的一款通用型標準3U插件板卡，VPX設計滿足VITA46.4標準，無知識產權糾紛，
系統框圖如下所示：
內部資源說明如下：
- DDR3顆粒2片，512MB/1GB，16bit*2；
- 10/100/1000M以太網介面，可兼容電口和光口以太網，自適應切換；
- USB串口連接ARM側UART0介面，方便Zynq7000的除錯；
- SFP+光通信介面，用于高速SERDES通信，交流耦合，最大速率2.5Gbps；
- QSPI Flash顆粒2片，256Mb*2，QSPI介面；
- VPX標準介面，設計PCIE GEN2 8 lanes，支持路由和終端等配置；18收18LVDS，速率400Mbps，接收端交流耦合；8收8發單端信號，0~50Mbps，
板卡外框采用3U標準
本專案主要參考Xinlinx官方開發板ZC706，開發板外觀如下所示，
開發板相關資料付費下載鏈接
https://download.csdn.net/download/bianyuanren92/21114299，免費下載方式：關注微信本公眾號“硬體開發不完全攻略”，后臺回復“開發資料”，即可免費下載，
資料截圖如下，包括有AD格式PCB源檔案， candence allegro格式PCB源檔案，原理圖、BOM單、開發板參考資料等
轉載請註明出處，本文鏈接：https://www.uj5u.com/ruanti/294670.html
標籤：其他
上一篇：gRPC-go原始碼剖析五十一之場景三：在同一條鏈路上，發起多次rpc呼叫時，為什么第二次之后的頭幀位元組數非常小呢？