<iframe id="Hj3BSa8x-1640088054008" src="https://player.bilibili.com/player.html?aid=635002454" allowfullscreen="true" data-mediaembed="bilibili"></iframe>
Cadence Allegro走線包地打孔-走包地孔
高速模擬信號包地是解決信號線間串擾的有效手段，對于多層電路板來說多經常還會使用包地打孔的方法來進一步較少信號間的串擾，本文簡單介紹下使用Allegro對包地的信號線進行打孔的方法，
第1步：執行“Place→Via Arrays→Boundary”放置邊界孔
第2步：在Option面板設定包地孔的屬性
Via net ：需要包地的走線名
Padstack：包地孔的PAD
Cline：在線的一側或者兩側放置包地孔
Number of rings：放置幾排包地孔
Via-object offset：孔和線的距離
Maximum via-via gap：孔孔距離
Themal relief connects：孔和銅皮的連接方法（Diagonal十字連接）
第3步：雙擊需要包地的線后包地孔的排列效果如下
第4步：移動或者洗掉距離焊盤或者其他元件太近的孔
轉載請註明出處，本文鏈接：https://www.uj5u.com/ruanti/390622.html
標籤：其他
上一篇：一條命令就立馬get到Linux主機IP地址，你get到沒？
下一篇：把酒言歡話聊天，基于Vue3.0+Tornado6.1+Redis發布訂閱(pubsub)模式打造異步非阻塞(aioredis)實時(websocket)通信聊天系統