Cache在干嘛 （友情提示：全是字）

（信號的命名跟指導書上是差不多的，建議看一下指導書上的那幾個圖，先把信號記住，下面會很多次提到相關信號，還有是一個Group里面有幾部分的那個結構圖，對于搭這玩意很有幫助）

建議先看wyl大佬寫的總結，我搭的思路跟他差不多（感謝wyl大佬），

我下面提到的Enable就是一開始MuxGroup譯碼出來的東西，對應wyl大佬的Sel，而wyl大佬的Enable就是同時考慮了我的Enable和stop得出的信號，

本紙只是粗略的寫了一下cache的作業原理，希望可以幫助大家理解，有錯誤的地方請及時指出，

1.大體上

? Cache是做為一個中轉站，在CPU和RAM之間起到橋梁的作用，做為中間站點，本身要能存盤一些資訊，同時這些資訊可以被更新，所以總體來看Cache做的作業有四個環境：

1.寫入并且未命中：

? 如果沒有命中那直接寫到記憶體里面就可以，把data和相關的標簽連到RAM上就行，（直接把Cache當成RAM

2.寫入并且命中：

? 這個時候既要寫入記憶體，同時Cache中對應的塊也要更新，既然要更新就要有資料來源，本題中一個block里面是四個字，要更新同時更新，所以RAM里面提供了類似內部轉發的東西，根據傳入的地址（MuxGroup和Tag和MuxBlock）把要寫入的字所在的塊（4個字）全部輸出來給Cache，以便下一個周期（上升沿或這個周期的末尾）更新Cache中的值（下一個周期記憶體也被真正更新），

注：

MuxGroup：傳進來的地址的4~5位，對應組號，

MuxBlock：傳進來的地址的2~3位，注意它代表的是是塊內哪個字，而不是組內哪個塊，組內的塊的序號沒有任何意義，就是有空位就塞，沒空位替換，要不然也不會比較全部四個塊的Tag，

Tag：傳進來的地址的6~11位，每個塊的命門，判斷是否命中的因素之一（另一個是V，也就是是否有效，只有V==1且外傳Tag與塊內tag相同時才算命中），

3.讀數且命中：

? 這個時候需要輸出從命中塊中讀出來的資料，因為Cache是分了四個組，每個組四個塊，每個塊四個字，所以先通過MuxForBlock模塊在組內通過hit值篩選出來一個塊，然后再通過MuxForGroup模塊在組間通過MuxGroup信號篩選一下，這個時候得到了目的塊，再通過MuxBlock篩選出塊中想要的那個字（4選1），

注：

MuxForBlock： 在Group中的一個子模塊，負責篩輸出哪個Block，

MuxForGroup：在Cache（最頂層）中的一個子模塊，負責篩輸出哪個組提供的Block，

4.讀數且沒有命中：

? 這種情況下需要把記憶體中的塊替換到Cache中，為了假裝他很慢，要停五個周期，并且把讀到的資料輸出，

? 這里設計的時候就有點麻煩還不是很好想，在判斷出來沒有命中（通過hit）并且是讀數時（MemRead）,RAM中計算出來stop為1，同時要保證stop接下來5個周期均為1，這就要求hit值不能改變，所以說在stop的時候是不能更新Cache的，因為一更新就會變成命中，hit一變那么stop就會變，所以說Cache是正兒八經停了五個周期，

? 在第六個周期stop變為0的時候，就可以根據讀數（MemRead）和未命中（Hit為0）的資訊去更新Cache，生成更新信號（由LRU計算出來的），并且在第六個周期結束的上升沿將資料真正更新到Cache中，

? 更新的資料來源呢？ 因為這五個周期是暫停并且保證第六個周期的指令不變（題干），所以地址就沒有變，那么通過組合邏輯從RAM中讀出來的塊的資料就沒有變，所以說這個塊是一直準備好了的，只不過無法寫到Cache里，當stop為0,時，LRU生成了更新信號，那么在下一個上升沿就可以把資料寫進去（替換），

? 資料輸出的話，需要在MuxForGroup模塊中在加一個多選器，并且注意stop（暫停）和Memwrite（寫）的時候輸出0，這樣的話在第六個周期stop變為0時，這條指令還是MemRead，并且處于未命中狀態（Cache只是確定了要更新，但是資料還沒寫進去），可以把這個作為信號讓MuxForGroup輸出RAM中讀的值（塊內部的4選1用MuxBlock信號就可以），

? 計數器的事等會再說，所以總的來看：

? 對于寫入，可以發現不管命沒命中對于RAM的操作是一樣的，都是存數，只不過命中了去更新Cache而已，所以說通過內部轉發（RAM自帶）先把資料準備好，之后計算更新信號就可以，對于讀數，命中了就更新計數器，沒命中暫停，等暫停結束更新Cache和計數器，

注：

本紙涉及到了好幾個hit，在Group中每個塊有一個hit（共4個）表示塊中沒中，這里命名為小小hit，在Cache中每個Group對應一個hit（共4個），表示這個組中沒中，這里命名為小hit，四個小hit經過或運算變成上述提到的hit，也就是整體看來中沒中，

2.跑一遍

? 一起來跑一遍程序，首先Cache是分了四個組的，用G1~4表示，每個組有四個塊，

? 對于每個周期會傳進來地址，資料和讀寫信號（clk和reset就不提了），根據地址可以分線得到Tag，MuxGroup，MuxBlock，

? 之后先通過MuxGroup信號確定用哪個組（譯碼，對應組的Enable為1），之后在這個組里，可以通過傳進來的Tag以及Block暫存器里面的V和tag判斷每個塊是不是命中了，生成4個小小hit（對應每個塊是不是命中了），4個小小hit 或 一下變成小hit（注意或完之后與Enable 與 一下，如果說連組的位置都不對，即便tag和有效位都合理也沒用），這個小hit就是這個組是不是中了，這個小hit會傳到Cache這個最頂層中，跟其他三個組的小hit 或 一下變成hit，也就是Cache中沒中，這個也是傳入RAM的hit，這樣子就可以得到stop信號，

? 因為是組合邏輯，stop傳回Group這個次頂層模塊里面之后就可以計算一系列信號，

? 首先是LRU可以根據stop和Enable，四個小小hit，四個counter值，讀（寫）信號計算四個Block的更新信號，這個更新信號可以用于判斷Block是否更新并且用于判斷counter的下一個行為（歸不歸零），也就是決定了Block和Counter中暫存器下一個周期的走向，

（傳到LRU的enable埠的值是 !stop&&Enable，因為暫停的時候不可以更新，所以四個更新信號必須是零）

? 而更新的資料就像前邊所說的，對于讀RAM這個組合邏輯行為而言，資料是一直準備好了的，只不過是等更新信號和一個上升沿而已，

? 連線的時候不用考慮這么多，把介面寫好假裝他們都準備好了連就行（

? 順提一下，更新信號是1不意味著對應counter歸零（命中且讀也更新，但是不歸零）錯了錯了 是命中且寫也更新（指更新資料，counter不變） 但是不歸零

注：

counter是每個Block都有一個的計數器，

3.再來說一下counter：

? 對于ALL和Hit的計數器，就是MemRead且stop為0的時候，ALL加一，如果命中了Hit加一，（未命中且讀導致的stop=1的時候是不加的），

? 至于每個Block對應的計數器counter，只有在讀數并且命中和讀數并且未命中的第六個周期生成歸零信號，并且在下一個周期一開始（上升沿）更新為0，也就是load個0，注意在stop（暫停信號）=1和Enable（Group用不用信號）=0的時候計數器不加1，（第二個點就是這么wa的，雖然沒細想為啥）

補充：

感覺前邊一段說的不是很清楚，打算重新捋一遍，

首先計數器counter就用logisim中自帶的那個counter就行

在Cache中，計數器有三個行為：1.加一 2.歸零 3.不變

先只考慮加一，那么有個MemRead信號就可以了，也就是連counter的左下角，

第二個是歸零，我們把他叫做zero信號，歸零要求上面標黑的兩種情況任選一種，對于讀數命中那就是MemRead和hit，對于讀數未命中且第六周期，那就是MemRead和！hit和update（LRU生成的），zero就是這兩種情況任選一種，那么得到zero信號之后，把他連到counter左上角就可以，也就是counter左上角為1的時候load0（constant 0提前連好），但是需要注意counter在左上左下均為1的時候是減數的，所以需要把左下角加上一個！zero，也就是左上角為1的時候，左下角為0，歸零，左上角為0的時候，左下角為1，可以選擇加一或者不變（看MemRead），

第三個是不變，前邊只考慮了歸零和MemRead引起的加一和不變，其實在暫停和enable=0的時候也是不變的（估計是怕爆），所以再把這兩個信號分別在左上角左下角 與 一下就可以，0的時候左上角左下角全輸入0，那么不變，為1的時候加一還是歸零還是不變就是前邊兩種情況了，

（天干物燥，記得多喝水，不然會上火）

我嘴比較笨 可能說的不是太清楚 炊訓看吧（
可惡怎么一改連評論都沒有了 我還沒來得及看（